FPGA设计与VHDL实现

EDA技术已成为电子信息类专业学生一门重要的专业基础课程，并在教学、科研及大学生电子设计竞赛等活动中起着重要的作用，成为电子信息类本科生和研究生必须掌握的专业知识与基本技能。随着教改的深入，对EDA课程教学的要求也在不断提高，必须对教学内容不断更新和优化，与时俱进，以与EDA技术的快速发展相适应。
开放式、自主式学习已成为EDA教学的主流，而“口袋实验板”适应了教学的需要，受到越来越多师生的欢迎。FPGA“口袋实验板”便携易用，资源丰富，学生可随时随地进行创新设计，非常有利于学生自主学习能力和创新实践能力的培养。
本书以Quartus Prime作为主要设计工具，以VHDL作为设计语言，以Intel的FPGA芯片作为目标器件，选取C4_MB“口袋实验板”作为目标开发板，结合大量精选设计案例，系统介绍EDA开发的方法与技能。本书的定位是作为EDA技术、FPGA开发或数字系统设计方面的教材。在编写的过程中，遵循了重视基础、面向应用的原则，力图在有限的篇幅内，将EDA技术与FPGA设计相关的知识简明扼要、深入浅出地进行阐述，贴近教学、科研实践。
全书共12章。第1章对EDA技术做了综述；第2章介绍FPGA/CPLD器件的发展与历史，并重点介绍Intel的FPGA芯片的结构与配置；第3章介绍Quartus Prime集成开发工具的使用方法；第4、5、6章系统介绍VHDL的语法、语句；第7章讨论了VHDL设计的风格和层次；第8章是有关有限状态机的内容；第9章列举了VHDL控制常用I/O外设的案例以及设计优化的问题；第10章是VHDL仿真的内容，并介绍了用ModelSim SE进行功能和时序仿真的过程；第11章是较为复杂数字逻辑系统的设计举例。
由于FPGA芯片和EDA软件的不断更新换代，同时因编著者时间和精力所限，本书不免有诸多疏漏和遗憾。参加本书编写的还有朱莉莉、鞠照兵、鞠海鹏、王婧菡、李智、李梅、王德福、肖巧玲、张健富、刘健等，在此一并表示诚挚的感谢。
本书疏漏与错误之处，希望读者和同行给予批评指正。
E-mail：wjm_ice@163.com

 作 者 
 2020年1月

本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、VHDL硬件描述语言等。全书以Quartus Prime、ModelSim等软件为平台，以VHDL’87和VHDL’93语言标准为依据，基于DE2-115实验平台，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍VHDL工程开发的知识与技能。

王金明，博士，副教授、硕士研究生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五”*规划教材和"十二五”*规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，获全国一等奖、二等奖多项。

第1章 EDA技术概述 001 
1.1 EDA技术及其发展 002 
1.2 Top-down设计与IP核复用 004 
1.2.1 Top-down设计 004 
1.2.2 Bottom-up设计 005 
1.2.3 IP复用技术与SoC 005 
1.3 数字设计的流程 006 
1.3.1 设计输入 007 
1.3.2 综合 007 
1.3.3 布局布线 008 
1.3.4 仿真 008 
1.3.5 编程配置 009 
1.4 常用的EDA工具软件 009 
1.5 EDA技术的发展趋势 012 
习题1 013 
第2章 FPGA/CPLD器件 014 
2.1 PLD器件概述 015 
2.1.1 PLD器件的发展历程 015 
2.1.2 PLD器件的分类 015 
2.2 PLD的基本原理与结构 017 
2.2.1 PLD器件的基本结构 017 
2.2.2 PLD电路的表示方法 018 
2.3 低密度PLD的原理与结构 019 
2.4 CPLD的原理与结构 023 
2.4.1 宏单元结构 023 
2.4.2 典型CPLD的结构 024 
2.5 FPGA的原理与结构 025 
2.5.1 查找表结构 025 
2.5.2 Cyclone IV器件结构 027 
2.6 FPGA/CPLD的编程元件 030 
2.7 边界扫描测试技术 034 
2.8 FPGA/CPLD的编程与配置 035 
2.8.1 在系统可编程 035 
2.8.2 FPGA器件的配置 036 
2.8.3 Cyclone IV器件的编程 037 
2.9 Intel的FPGA/CPLD器件 040 
2.10 FPGA/CPLD的发展趋势 043 
习题2 043 
第3章 Quartus Prime使用指南 044 
3.1 Quartus Prime原理图设计 046 
3.1.1 半加器原理图设计输入 046 
3.1.2 1位全加器设计输入 049 
3.1.3 1位全加器的编译 050 
3.1.4 1位全加器的仿真 052 
3.1.5 1位全加器的下载 056 
3.1.6 配置数据固化与脱机运行 060 
3.2 基于IP核的设计 062 
3.2.1 用LPM_COUNTER设计模24方向可控计数器 063 
3.2.2 用LPM_ROM模块实现4×4无符号数乘法器 069 
3.3 SignalTap II的使用方法 076 
3.4 Quartus Prime的优化设置与时序分析 080 
习题3 084 
第4章 VHDL设计初步 087 
4.1 VHDL简介 088 
4.2 VHDL组合电路设计 089 
4.3 VHDL时序电路设计 093 
习题4 098 
第5章 VHDL结构与要素 099 
5.1 实体 100 
5.1.1 类属参数说明 100 
5.1.2 端口说明 101 
5.2 结构体 102 
5.3 VHDL库和程序包 103 
5.3.1 库 103 
5.3.2 程序包 106 
5.4 配置 107 
5.5 子程序 110 
5.5.1 过程（PROCEDURE） 110 
5.5.2 函数（FUNCTION） 112 
5.6 VHDL文字规则 114 
5.6.1 标识符 114 
5.6.2 数字 115 
5.6.3 字符串 116 
5.7 数据对象 116 
5.7.1 常量 116 
5.7.2 变量 117 
5.7.3 信号 117 
5.7.4 文件 118 
5.8 VHDL数据类型 118 
5.8.1 预定义数据类型 119 
5.8.2 用户自定义数据类型 122 
5.8.3 数据类型的转换 125 
5.9 VHDL运算符 127 
5.9.1 逻辑运算符 127 
5.9.2 关系运算符 127 
5.9.3 算术运算符 128 
5.9.4 并置运算符 129 
5.9.5 运算符重载 129 
习题5 130 
第6章 VHDL基本语句 132 
6.1 顺序语句 133 
6.1.1 赋值语句 133 
6.1.2 IF语句 133 
6.1.3 CASE语句 139 
6.1.4 LOOP语句 142 
6.1.5 NEXT与EXIT语句 143 
6.1.6 WAIT语句 144 
6.1.7 子程序调用语句 146 
6.1.8 断言语句 146 
6.1.9 REPORT语句 147 
6.1.10 NULL语句 148 
6.2 并行语句 148 
6.2.1 并行信号赋值语句 148 
6.2.2 进程语句 153 
6.2.3 块语句 156 
6.2.4 元件例化语句 157 
6.2.5 生成语句 159 
6.2.6 并行过程调用语句 161 
6.3 属性说明与定义语句 162 
6.3.1 数据类型属性 162 
6.3.2 数组属性 163 
6.3.3 信号属性 164 
习题6 165 
第7章 VHDL设计进阶 166 
7.1 行为描述 167 
7.2 数据流描述 168 
7.3 结构描述 169 
7.3.1 用结构描述设计1位全加器 169 
7.3.2 用结构描述设计4位加法器 171 
7.3.3 用结构描述设计8位加法器 172 
7.4 三态逻辑设计 173 
7.5 分频器设计 175 
7.5.1 占空比为50%的奇数分频 175 
7.5.2 半整数分频 178 
7.5.3 数控分频器 179 
7.6 用锁相环IP核实现倍频和相移 180 
习题7 186 
第8章 VHDL有限状态机设计 187 
8.1 有限状态机 188 
8.1.1 有限状态机的描述 188 
8.1.2 枚举数据类型 190 
8.2 有限状态机的描述方式 192 
8.2.1 三进程表述方式 192 
8.2.2 双进程表述方式 193 
8.2.3 单进程表述方式 196 
8.3 状态编码 198 
8.3.1 常用的编码方式 199 
8.3.2 用ATTRIBUTE指定编码方式 200 
8.3.3 用常量进行编码 202 
8.4 有限状态机设计要点 203 
8.4.1 起始状态的选择和复位 203 
8.4.2 多余状态的处理 205 
8.5 有限状态机应用实例 206 
8.5.1 用有限状态机控制流水灯 206 
8.5.2 用有限状态机控制A/D采样 209 
习题8 211 
第9章 VHDL数字设计与优化 212 
9.1 流水线设计 213 
9.2 资源共享 216 
9.3 4×4矩阵键盘 219 
9.4 字 符 液 晶 224 
9.5 汉字图形点阵液晶 230 
9.6 VGA显示器 237 
9.6.1 VGA显示原理与时序 237 
9.6.2 VGA彩条信号发生器 239 
9.6.3 VGA图像显示与控制 244 
9.7 音乐演奏电路 250 
9.7.1 音乐演奏实现的方法 250 
9.7.2 实现与下载 252 
习题9 255 
第10章 VHDL的Test Bench仿真 257 
10.1 VHDL仿真概述 258 
10.2 VHDL测试平台 258 
10.2.1 用VHDL描述仿真激励信号 259 
10.2.2 用TEXTIO进行仿真 262 
10.3 ModelSim SE仿真实例 265 
10.3.1 图形界面仿真方式 268 
10.3.2 命令行仿真方式 271 
10.3.3 ModelSim SE时序仿真 272 
习题10 275 
第11章 VHDL设计实例 278 
11.1 M序列产生器 279 
11.2 Gold码 283 
11.3 数字过零检测和等精度频率测量 285 
11.3.1 数字过零检测 286 
11.3.2 等精度频率测量 287 
11.3.3 数字测量系统 289 
11.4 QPSK数字调制器 292 
11.5 小型神经网络 301 
11.6 数字AGC 305 
习题11 314 
附录A VHDL关键字 315 
参考文献 316

本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件结构、VHDL硬件描述语言及设计案例等。全书以Quartus Prime、ModelSim软件为工具，以VHDL作为设计语言，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与设计思想，由浅入深地介绍VHDL工程开发的手段与技能。配套电子课件、程序代码、习题参考答案等。