逻辑与计算机设计基础
全新正版 假一赔十 可开发票
￥ 60.98 6.2折 ￥ 99 全新
库存21件
北京海淀
认证卖家担保交易快速发货售后保障
作者(美)M.莫里斯·马诺(M.Morris Mano) 等 著;邝继顺 译
出版社机械工业出版社
ISBN9787111570103
出版时间2017-07
装帧平装
开本16开
定价99元
货号1201540333
上书时间2024-03-11
商品详情
- 品相描述：全新
- 商品描述
-
作者简介
M.莫里斯·马诺，加州大学洛杉矶分校。
目录
出版者的话
译者序
前言
章 数字系统与信息
1.1 信息表示
1.1.1 数字计算机
1.1.2 其他计算机
1.1.3 通用计算机的进一步说明
1.2 计算机系统设计的抽象层次
1.3 数制
1.3.1 二进制
1.3.2 八进制与十六进制
1.3.3 数字范围
1.4 算术运算
1.5 十进制编码
1.6 字符编码
1.6.1 ASCII字符编码
1.6.2 校验位
1.7 格雷码
1.8 本章小结
参考文献
习题
第2章 组合逻辑电路
2.1 二值逻辑和逻辑门
2.1.1 二值逻辑
2.1.2 逻辑门
2.1.3 用硬件描述语言表示逻辑门
2.2 布尔代数
2.2.1 布尔代数的基本恒等式
2.2.2 代数运算
2.2.3 反函数
2.3 标准形式
2.3.1 最小项和优选项
2.3.2 积之和
2.3.3 和之积
2.4 两级电路的优化
2.4.1 成本标准
2.4.2 卡诺图结构
2.4.3 二变量卡诺图
2.4.4 三变量卡诺图
2.5 卡诺图的化简
2.5.1 质主蕴涵项
2.5.2 非质主蕴涵项
2.5.3 和之积优化
2.5.4 无关*小项
2.6 异或操作和异或门
2.7 门的传播延迟
2.8 硬件描述语言简介
2.9 硬件描述语言-
2.10 硬件描述语言-V
2.11 本章小结
参考文献
习题
第3章 组合逻辑电路的设计
3.1 开始分层设计
3.2 工艺映射
3.3 组合功能模块
3.4 基本逻辑函数
3.4.1 定值、传递和取反
3.4.2 多位函数
3.4.3 使能
3.5 译码
3.5.1 译码器和使能结合
3.5.2 基于译码器的组合电路
3.6 编码
3.6.1 优先编码器
3.6.2 编码器的扩展
3.7 选择
3.7.1 多路复用器
3.7.2 基于多路复用器的组合电路
3.8 迭代组合电路
3.9 二进制加法器
3.9.1 半加器
3.9.2 全加器
3.9.3 二进制行波进位加法器
3.10 二进制减法
3.10.1 补码
3.10.2 采用补码的二进制减法
3.11 二进制加减法器
3.11.1 有符号的二进制数
3.11.2 有符号二进制数的加法与减法
3.11.3 溢出
3.11.4 加法器的HDL模型
3.11.5 行为描述
3.12 其他的算术功能模块
3.12.1 压缩
3.12.2 递增
3.12.3 递减
3.12.4 常数乘法
3.12.5 常数除法
3.12.6 零填充与符号扩展
3.13 本章小结
参考文献
习题
第4章 时序电路
4.1 时序电路的定义
4.2 锁存器
4.2.1 SR和SR锁存器
4.2.2 D锁存器
4.3 触发器
4.3.1 边沿触发式触发器
4.3.2 标准图形符号
4.3.3 直接输入
4.4 时序电路分析
4.4.1 输入方程
4.4.2 状态表
4.4.3 状态图
4.4.4 时序电路模拟
4.5 时序电路设计
4.5.1 设计步骤
4.5.2 构建状态图和状态表
4.5.3 状态赋值
4.5.4 使用D触发器的设计
4.5.5 无效状态的设计
4.5.6 验证
4.6 状态机图及其应用
4.6.1 状态机图模型
4.6.2 对输入条件的约束
4.6.3 使用状态机图的设计应用
4.7 时序电路的HDL描述——VHDL
4.8 时序电路的HDL描述——Verilog
4.9 触发器定时
4.10 时序电路定时
4.11 异步交互
4.12 同步和亚稳态
4.13 同步电路陷阱
本章小结
参考文献
习题
第5章 数字硬件实现
5.1 设计空间
5.1.1 集成电路
5.1.2 CMOS电路工艺
5.1.3 工艺参数
5.2 可编程实现技术
5.2.1 只读存储器
5.2.2 可编程逻辑阵列
5.2.3 可编程阵列逻辑器件
5.2.4 现场可编程门阵列
5.3 本章小结
参考文献
习题
第6章 寄存器与寄存器传输
6.1 寄存器与加载使能
6.2 寄存器传输
6.3 寄存器传输操作
6.4 VHDL和Verilog中的寄存器传输
6.5 微操作
6.5.1 算术微操作
6.5.2 逻辑微操作
6.5.3 移位微操作
6.6 对单个寄存器的微操作
6.6.1 基于多路复用器的传输
6.6.2 移位寄存器
6.6.3 行波计数器
6.6.4 同步二进制计数器
6.6.5 其他类型计数器
6.7 寄存器单元设计
6.8 基于多路复用器和总线的多寄存器传输
6.8.1 高阻态输出
6.8.2 三态总线
6.9 串行传输及其微操作
6.10 寄存器传输控制
6.11 移位寄存器和计数器的HDL描述——VHDL
6.12 移位寄存器和计数器的HDL描述——Verilog
6.13 微程序控制
6.14 本章小结
参考文献
习题
第7章 存储器基础
7.1 存储器定义
7.2 随机访问存储器
7.2.1 读写操作
7.2.2 定时波形
7.2.3 存储器特征
7.3 SRAM集成电路
7.4 SRAM芯片阵列
7.5 DRAM芯片
7.5.1 DRAM单元
7.5.2 DRAM位片
7.6 DRAM分类
……
第8章 计算机设计基础
第9章 指令集结构
0章 RISC和CISC中央处理器
1章 输入/输出与通信
2章 存储系统
索引
内容摘要
本书以通用计算机为线索，由浅入深地讲解了逻辑设计、数字系统设计和计算机设计。其中，~4章为逻辑设计，包括数字系统与信息、硬件描述语言和组合逻辑电路、组合逻辑设计以及时序电路；第5~7章为数字系统设计，包括数字硬件实现技术、测试与验证对设计成本的影响、寄存器与寄存器传输以及存储器基础；第8~12章为计算机设计，包括计算机设计基础、指令集结构、RISC与CISC中央处理器、输入输出与通道，以及存储系统。书中附有60多个主要来自现代日常生活中产品设计的真实例子和问题，可以激发读者的学习兴趣。本书强调硬件描述语言在教学中的重要性，不仅可以作为计算机科学、计算机工程、电子技术、机电一体化等专业学生学习硬件的一本不错教材，也可以作为弱电类工程师和计算机科学工作者的理想参考书籍。
精彩内容
前言Logic and Computer Design Fundamentals本书的目的是为广大读者提供学习逻辑设计、数字系统设计和计算机设计的基础知识。本书第5版突出了课程内容方面的最新发展。从1997年的版开始，作者就不断对其进行修改，提供一种独一无二的将逻辑设计与计算机设计原理结合在一起的方法，并特别强调硬件。过去几年，教材一直紧跟行业的发展趋势，新增加了一些内容（如硬件描述语言），删除或者弱化了某些不太重要的内容，修改了某些内容以反映计算机技术和计算机辅助设计所发生的变化。 新版的变化第5版反映了相关技术与设计实践方面的一些变化，与过去相比，要求计算机系统设计者在一个更高的层次上进行设计抽象并管理更大范围的复杂性问题。在不同抽象层次进行逻辑、数字系统和计算机设计所涉及的内容已经不能同日而语，本书新版的目的就是要在计算机系统设计特别是在逻辑层次上更为有效地弥补现在的教学状况与工业实现之间的鸿沟。同时，新版仍然保持着过去的章节组织，方便教师针对电气与计算机工程和计算机科学专业的学生根据需要选讲部分内容。新版的变化包括： 章的更新包括对计算机系统抽象层次的讨论，以及它们的作用，还简要介绍了数字设计的过程。为加强国际化，章还有一些关于字符编码的新内容。 本书在第2章就开始介绍硬件描述语言（HDL），比以前的版本更早。对于涉及组合和时序逻辑设计的章节，都会给出电路的HDL描述以及逻辑框图与状态图，从而表明在当代数字系统设计实践中HDL变得日益重要。关于传播延迟（数字系统基本的一阶设计约束）的内容已经移到了第2章。 第3章结合原来第3章中有关功能模块的内容和原来第4章中有关算术电路模块的内容，展现一组常见的组合逻辑功能模块，这些功能模块的HDL模型在本章随处可见。第3章介绍分层设计的概念。 时序电路出现在第4章。这一章包括原来第5章中对设计过程的描述和原来第6章中的时序电路定时、输入同步和亚稳态的相关知识。有关JK触发器和T触发器的描述放到了教材的配套网站上。 第5章讨论一些与数字硬件实现相关的话题，包括互补金属氧化物（CMOS）门和可编程逻辑的设计。除包含原来第6章中的大部分内容外，现在的第5章还简要地介绍了测试与验证对设计成本的影响。由于使用本教材的很多课程都用现场可编程门阵列（FPGA）来进行实验练习，所以我们对FPGA的叙述进行了扩充，通过一个简单的、基本的FPGA结构来讲解许多商用FPGA系列中都会出现的基本可编程元器件 。 剩下的章节（包括计算机设计在内）已经进行了更新，以便反映从上一个版本以来出现的最新变化。重要的更新包括将高阻缓冲器从原来的第2章移动到6.8节中，以及在第9章增加了如何在不错语言中用过程调用和返回来实现函数调用的相关讨论。 除了提供完整的数字和计算机设计内容之外，第5版还特别强调现代设计的基本原理。从简单的组合逻辑应用到在RISC核上构建CISC结构，多个例子的清晰解释和渐进式的设计过程可以诠释书中内容。完整的传统内容包括计算机辅助设计、问题形式化、解决方案验证，以及综合能力培养，而灵活性则体现在可选的逻辑设计、数字系统设计和计算机设计，以及硬件描述语言的相关内容中（不选、选用VHDL或选用Verilog）。 经过这次修订，本书～4章讲解逻辑设计，第5～7章讨论数字系统设计，第8～12章重点介绍计算机设计。这样的安排可以逐渐地、自底向上地完成各种函数设计，并将其应用到后续章节自顶向下的计算机设计中，为读者提供牢固的数字系统设计基础。下面是各章相关内容的概括。 逻辑设计章介绍数字计算机、计算机系统抽象层次、嵌入式系统，以及包括数制、算术运算和编码在内的信息表示。 第2章研究门电路和它们的类型，以及设计和成本优化的基本方法。概念包括布尔代数、代数优化和卡诺图优化、传播延迟，以及在VHDL和Verilog中使用结构和数据流模型表示的门级硬件描述语言模型。 第3章从一个现代逻辑设计过程的概述开始，设计过程的详细步骤包括问题形式化、逻辑优化、用与非门和或非门进行工艺映射，组合逻辑设计的实例中还包括验证。另外，这一章还包括函数和构建组合设计模块，包括使能和输入定值、译码、编码、代码转换、选择、分配、加法、减法、递增、递减、填充、扩展和移位以及它们的实现。本章还包括许多逻辑模块的VHDL和Verilog模型。 第4章包括时序电路分析和设计。讨论了锁存器和边沿触发式触发器，并着重讲解了D触发器。本章的重点是状态机图和状态表的形式化表示。时序电路完整的设计过程包括规格说明、形式化、状态分配、触发器输入和输出方程确定、优化、工艺映射以及验证。时序电路通常都太复杂，不能用传统的状态图来表示，但可以用状态机图模型来表示，这一章通过现实世界的两个例子来阐述和说明这一观点。这一章包括用VHDL和Verilog来描述触发器和时序电路，介绍了VHDL和Verilog程序行为的语言结构以及用于验证的测试程序。本章最后介绍了时序电路的
— 没有更多了 —
以下为对购买帮助不大的评价