从CPU到SOC的设计与实现 ：基于高云云源软件和FPGA硬件平台
全新正版 极速发货
￥ 48.27 6.1折 ￥ 79 全新
库存20件
广东广州
认证卖家担保交易快速发货售后保障
作者何宾
出版社电子工业出版社
ISBN9787121462955
出版时间2024-03
装帧平装
开本其他
定价79元
货号1203230840
上书时间2024-07-02
- 最新上架
商品详情
- 品相描述：全新
- 商品描述
-
目录
目 录
第1章 Verilog HDL规范进阶1
1.1 Verilog HDL用户自定义原语1
1.1.1 UDP定义1
1.1.2 组合电路UDP3
1.1.3 电平敏感的时序UDP4
1.1.4 边沿敏感的时序UDP4
1.1.5 时序UDP的初始化5
1.1.6 UDP实例6
1.1.7 边沿和电平触发的混合行为6
1.2 Verilog HDL指定块7
1.2.1 模块路径声明8
1.2.2 为路径分配延迟15
1.2.3 混合模块路径延迟和分布式延迟18
1.2.4 驱动布逻辑18
1.2.5 脉冲过滤行为的详细控制19
1.3 Verilog HDL时序检查24
1.3.1 时序检查概述24
1.3.2 使用稳定窗口的检查时序25
1.3.3 时钟和控制信号的时序检查30
1.3.4 边沿控制标识符35
1.3.5 提示符：用户定义对时序冲突的响应35
1.3.6 使能带有条件的时序检查40
1.3.7 时序检查中的矢量信号40
1.3.8 负时序检查41
1.4 Verilog HDL SDF逆向注解42
1.4.1 SDF注解器42
1.4.2 映射SDF结构到Verilog42
1.4.3 多个注解46
1.4.4 多个SDF文件47
1.4.5 脉冲注解47
1.4.6 SDF到Verilog延迟值映射48
1.5 Verilog HDL的VCD文件48
1.5.1 Vivado创建四态VCD文件49
1.5.2 Verilog源创建四态VCD文件49
1.5.3 四态VCD文件格式51
1.6 编译高云FPGA仿真库55
1.6.1 功能仿真库的安装55
1.6.2 时序仿真库的安装57
第2章 加法器和减法器的设计和验证60
2.1 加法器的设计60
2.1.1 一位半加器的实现60
2.1.2 一位全加器的实现60
2.1.3 串行进位加法器的实现61
2.1.4 串行进位加法器的验证65
2.1.5 超前进位加法器的实现70
2.1.6 超前进位加法器的验证74
2.2 减法器的设计76
2.2.1 一位半减器的实现76
2.2.2 一位全减器的实现77
2.2.3 负数的表示方法78
2.2.4 多位减法器的设计和验证80
2.3 单个加法器实现加法和减法运算82
2.3.1 一位加法器/减法器的实现82
2.3.2 多位加法器/减法器的实现83
2.3.3 单个加法器的设计和验证84
第3章 乘法器和除法器的设计和验证86
3.1 乘法器的设计和验证86
3.1.1 基-2布斯算法的设计86
3.1.2 基-2布斯算法的验证90
3.1.3 基-2流水线布斯乘法器的设计94
3.1.4 基-2流水线布斯乘法器的验证96
3.1.5 基-4流水线布斯算法的设计100
3.1.6 基-4流水线布斯算法的验证104
3.2 除法器的设计和验证105
3.2.1 基于长除法的除法器的设计105
3.2.2 基于长除法的除法器的验证109
3.2.3 基于恢复除法的除法器的设计112
3.2.4 基于恢复除法的除法器的验证116
3.2.5 基于非恢复除法的除法器的设计117
3.2.6 基于非恢复除法的除法器的验证120
第4章 浮点运算器的设计和验证123
4.1 浮点数的表示方法123
4.1.1 单精度表示方法123
4.1.2 双精度表示方法124
4.2 调用浮点库的浮点数运算的实现和验证124
4.2.1 调用浮点库的浮点数运算的实现124
4.2.2 调用浮点库的浮点数运算的验证126
第5章 Codescape下载安装和使用指南132
5.1 Codescape工具的功能132
5.2 Codescape工具的下载和安装132
5.2.1 Codescape工具的下载132
5.2.2 Codescape工具的安装133
5.3 Codescape的设计流程134
5.3.1 启动Codescape工具134
5.3.2 创建新的设计工程135
5.3.3 分析启动引导代码136
5.3.4 修改main.c文件139
5.3.5 编译设计文件140
5.3.6 分析编译后的代码140
第6章 单周期MIPS系统的设计和验证142
6.1 MIPS实现的指令功能142
6.1.1 MIPS32指令编码格式142
6.1.2 处理器所实现的指令格式150
6.2 单周期MIPS系统的设计156
6.2.1 建立新的设计工程156
6.2.2 添加通用寄存器集设计文件157
6.2.3 添加程序计数器设计文件158
6.2.4 添加控制器设计文件158
6.2.5 添加算术逻辑单元设计文件161
6.2.6 添加处理器顶层设计文件162
6.2.7 添加数据存储器设计文件165
6.2.8 添加指令存储器设计文件166
6.2.9 添加系统顶层设计文件167
6.3 生成并添加存储器初始化文件168
6.3.1 建立新的设计工程168
6.3.2 添加makefile文件169
6.3.3 添加链接描述文件170
6.3.4 添加汇编语言源文件171
6.3.5 生成HEX文件171
6.3.6 添加存储器初始化文件172
6.4 单周期MIPS系统的验证173
6.4.1 GAO软件工具概述173
6.4.2 添加GAO配置文件174
6.4.3 配置GAO参数174
6.4.4 添加物理约束文件178
6.4.5 添加引脚约束条件178
6.4.6 下载设计到FPGA181
6.4.7 启动GAO软件工具181
6.4.8 设计总结和启示182
6.5 单周期MIPS系统添加外设的设计183
6.5.1 设计思路183
6.5.2 存储空间映射184
6.5.3 复制并添加设计文件185
6.5.4 添加地址译码器设计文件185
6.5.5 添加多路选择器设计文件186
6.5.6 添加GPIO控制器设计文件187
6.5.7 添加PWM控制器设计文件188
6.5.8 修改顶层设计文件189
6.5.9 查看RTL网表结构191
6.6 单周期MIPS系统添加外设的验证191
6.6.1 测试数据存储器191
6.6.2 测试GPIO控制器195
6.6.3 测试PWM控制器199
6.7 单周期MIPS核添加协处理器的设计203
6.7.1 设计背景203
6.7.2 设计思路204
6.7.3 复制设计文件204
6.7.4 添加协处理器设计文件204
6.7.5 修改控制器设计文件209
6.7.6 修改程序计数器设计文件212
6.7.7 修改处理器核设计文件213
6.7.8 查看处理器核设计结构216
6.8 单周期MIPS核添加协处理器的验证216
6.8.1 测试保留指令异常216
6.8.2 测试定时器中断异常221
第7章 多周期MIPS系统的设计和验证226
7.1 设计背景226
7.2 设计关键问题226
7.2.1 处理指令需要的阶段226
7.2.2 数据通路227
7.2.3 控制通路229
7.3 多周期MIPS系统的设计231
7.3.1 建立新的设计工程232
7.3.2 复制设计文件232
7.3.3 添加底层寄存器设计文件233
7.3.4 添加程序计数器设计文件233
7.3.5 添加存储器设计文件234
7.3.6 添加控制器设计文件235
7.3.7 添加顶层设计文件239
7.4 多周期MIPS系统的验证242
7.4.1 修改GAO配置文件242
7.4.2 下载设计243
7.4.3 启动GAO软件工具243
7.4.4 设计总结和启示244
第8章 流水线MIPS系统的设计和验证245
8.1 流水线概述245
8.1.1 数据通路的流水线结构246
8.1.2 控制通路的流水线结构249
8.1.3 风险及解决方法249
8.2 流水线MIPS系统的设计256
8.2.1 建立新的设计工程256
8.2.2 复制设计文件256
8.2.3 添加底层寄存器设计文件257
8.2.4 添加通用寄存器集设计文件259
8.2.5 添加控制器设计文件260
8.2.6 添加风险控制单元设计文件263
8.2.7 添加处理器核顶层设计文件264
8.2.8 添加处理器系统顶层设计文件269
8.3 流水线MIPS系统的验证270
8.3.1 测试提前解决数据风险方法的正确性270
8.3.2 测试停止解决数据风险方法的正确性273
8.3.3 测试解决控制风险方法的正确性276
8.4 流水线MIPS系统添加协处理器的设计280
8.4.1 复制并添加设计文件280
8.4.2 修改风险控制单元设计文件281
8.4.3 修改MIPS核顶层设计文件283
8.5 流水线MIPS系统添加协处理器的验证290
8.5.1 修改GAO配置文件290
8.5.2 下载设计290
8.5.3 启动GAO软件工具291
8.6 AHB-LITE总线架构和时序292
8.6.1 ARM AMBA系统总线292
8.6.2 AHB-LITE简介293
8.6.3 AHB-LITE总线操作294
8.6.4 AHB-LITE总线结构294
8.6.5 AHB-LITE总线时序297
8.7 流水线MIPS系统添加外设的设计299
8.7.1 复制设计文件300
8.7.2 添加本地总线转换设计文件300
8.7.3 添加地址译码器设计文件301
8.7.4 添加多路复用器设计文件302
8.7.5 添加数据存储器控制器设计文件303
8.7.6 添加GPIO控制器设计文件305
8.7.7 修改控制器设计文件306
8.7.8 修改风险控制单元设计文件307
8.7.9 修改处理器核设计文件309
8.7.10 修改顶层设计文件316
8.8 流水线MIPS系统添加外设的验证319
8.8.1 测试GPIO控制器319
8.8.2 测试数据存储器控制器322
内容摘要
本书首先对Verilog HDL的高阶语法知识进行了详细介绍，然后基于高云半导体和西门子的云源软件和Modelsim软件对加法器、减法器、乘法器、除法器和浮点运算器的设计进行了综合和仿真，最后以全球经典的无内部互锁流水级微处理器（MIPS）指令集架构（ISA）为基础，详细介绍了单周期MIPS系统的设计、多周期MIPS系统的设计，以及流水线MIPS系统的设计，并使用高云半导体的云源软件和GAO在线逻辑分析工具对设计进行综合和验证，以验证设计的正确性。 本书共8章，主要内容包括Verilog HDL规范进阶、加法器和减法器的设计和验证、乘法器和除法器的设计和验证、浮点运算器的设计和验证、Codescape的下载安装和使用指南、单周期MIPS系统的设计和验证、多周期MIPS系统的设计和验证，以及流水线MIPS系统的设计和验证等内容。
— 没有更多了 —
以下为对购买帮助不大的评价