IC芯片设计中的静态时序分析实践
正版保障 假一赔十 电子发票
￥ 89.1 6.6折 ￥ 135 全新
库存3件
作者(美) J. 巴斯卡尔, 拉凯什·查达著
出版社机械工业出版社
ISBN9787111706861
出版时间2022-07
装帧平装
开本其他
定价135元
货号4166336
上书时间2024-10-24
商品详情
- 品相描述：全新
- 商品描述
-
前言
目录
本书深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法, 涉及包括互连线模型、时序计算和串扰等在内的影响纳米级电路设计时序的重要问题, 并详细解释了在不同工艺、环境、互连工艺角和片上变化 (OCV) 下进行时序检查的方法, 同时详细介绍了层次化块 (Block)、全芯片及特殊IO接口的时序验证, 并提供了SDC、SDF及SPEF格式的完整介绍。
内容摘要
《IC芯片设计中的静态时序分析实践》深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法，涉及了包括互连线模型、时序计算和串扰等影在内的响纳米级电路设计的时序的重要问题，并详细解释了在不同工艺、环境、互连工艺角和片上变化（OCV）下进行时序检查的方法。详细介绍了层次化块（Block）、全芯片及特殊IO接口的时序验证，并提供了SDC、SDF及SPEF格式的完整介绍。
《IC芯片设计中的静态时序分析实践》适合从事芯片设计和ASIC时序验证领域的专业人士，以及逻辑和芯片设计专业的学生和教师阅读。不管是刚开始使用静态时序分析，还是精通静态时序分析的专业人士，本书都是优秀的教材或参考资料。
主编推荐
时序（Timing）， 时序， 时序！ 这是数字电路工程师在设计一块半导体芯片时z需要关注的部分。时序是什么，它是怎么被描述的，它是怎么被验证（Verify）的？ 一个大型数字电路设计团队可能会花费数月来设计架构、进行迭代，以达到要求的时序目标。除了功能验证外，时序收敛（Timing Closure） 也是一个里程碑， 它决定了一块芯片什么时候可以被交付给半导体工厂（Foundry） 生产。本书介绍了如何用静态时序分析（STA）为纳米级芯片进行时序验证。
本书用通俗易懂的语言为初学者搭建了CMOS数字设计中静态时序分析(STA)的知识框架，开篇介绍了什么是STA以及为什么要进行STA；明确学习目标后，接下来讲解标准单元库和互连寄生参数——有了这两类知识， 就可以计算单元延迟和线延迟；在搭建好STA环境后，就进入了真正的时序检查：建立时间和保持时间；随后进一步介绍了如何处理接口时序、如何处理串扰，以及验证的鲁棒性问题；*后，介绍了SDC、SDF、SPEF这3种*常用的文件格式。本书对于时序分析工作提供了实践意义上的指导，适合常备案头，实时翻阅。
相关推荐
-
IC芯片设计中的静态时序分析实践
全新北京
￥ 78.30
-
IC芯片设计中的静态时序分析实践
全新嘉兴
￥ 95.47
-
IC芯片设计中的静态时序分析实践
全新广州
￥ 78.13
-
IC芯片设计中的静态时序分析实践
全新嘉兴
￥ 100.70
-
IC芯片设计中的静态时序分析实践
全新广州
￥ 97.47
-
IC芯片设计中的静态时序分析实践
全新天津
￥ 78.33
-
IC芯片设计中的静态时序分析实践
全新广州
￥ 78.13
-
IC芯片设计中的静态时序分析实践
九品北京
￥ 87.91
-
IC芯片设计中的静态时序分析实践（
全新北京
￥ 81.81
-
IC芯片设计中的静态时序分析实践
全新广州
￥ 86.67
— 没有更多了 —
以下为对购买帮助不大的评价