数字系统设计与VHDL（第2版）

图书标准信息

• 作者 王金明
• 出版社 电子工业出版社
• 出版时间 2018-01
• 版次 2
• ISBN 9787121332500
• 定价 49.90元
• 装帧 其他
• 开本 16开
• 纸张 胶版纸

【内容简介】

本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述FPGA数字系统开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件、VHDL硬件描述语言等。全书以Quartus Prime、ModelSim等软件为平台，以VHDL’87和VHDL’93语言标准为依据，基于DE2-115实验平台，以可综合的设计为重点，通过大量经过验证的数字设计实例，阐述数字系统设计的方法与技术，由浅入深地介绍VHDL工程开发的知识与技能。

【作者简介】

王金明，男，1972年5月出生，博士，现为解放军陆军工程大学副教授、硕士生导师。曾获军队科技进步一等奖1项，军队科技进步二等奖3项，军队科技进步三等奖5项，获军队级教学成果二等奖1项；获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五”国家级规划教材和"十二五”国家级规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，共获得全国一等奖8项。

【目录】

第1章  EDA技术概述1

1.1  EDA技术及其发展1

1.2  Top-down设计与IP核复用4

1.2.1  Top-down设计4

1.2.2  Bottom-up设计5

1.2.3  IP复用技术与SoC5

1.3  数字设计的流程7

1.3.1  设计输入8

1.3.2  综合9

1.3.3  布局布线9

1.3.4  仿真10

1.3.5  编程配置10

1.4  常用的EDA软件工具10

1.5  EDA技术的发展趋势14

习题115

第2章  FPGA/CPLD器件16

2.1  PLD器件概述16

2.1.1  PLD器件的发展历程16

2.1.2  PLD器件的分类17

2.2  PLD的基本原理与结构19

2.2.1  PLD器件的基本结构19

2.2.2  PLD电路的表示方法20

2.3  低密度PLD的原理与结构21

2.4  CPLD的原理与结构25

2.4.1  宏单元结构25

2.4.2  典型CPLD的结构26

2.5  FPGA的原理与结构29

2.5.1  查找表结构29

2.5.2  典型FPGA的结构32

2.5.3  Altera的Cyclone IV器件结构35

2.6  FPGA/CPLD的编程元件38

2.7  边界扫描测试技术42

2.8  FPGA/CPLD的编程与配置43

2.8.1  在系统可编程43

2.8.2  FPGA器件的配置45

2.8.3  Cyclone IV器件的编程46

2.9  FPGA/CPLD器件概述48

2.10  FPGA/CPLD的发展趋势52

习题252

第3章  Quartus Prime使用指南54

3.1  Quartus Prime原理图设计55

3.1.1  半加器原理图设计输入55

3.1.2  1位全加器设计输入60

3.1.3  1位全加器的编译61

3.1.4  1位全加器的仿真63

3.1.5  1位全加器的下载68

3.2  基于IP核的设计71

3.2.1  用LPM_COUNTER设计模24方向可控计数器72

3.2.2  用LPM_ROM模块实现4×4无符号数乘法器79

3.3  SignalTap II的使用方法86

3.4  Quartus Prime的优化设置与时序分析91

习题395

实验与设计97

3-1  8位带符号乘法器97

3-2  用常量模块实现补码转换为幅度码的电路101

第4章  VHDL设计初步103

4.1  VHDL简介103

4.2  VHDL组合电路设计104

4.2.1  用VHDL设计基本组合电路104

4.2.2  用VHDL设计加法器106

4.3  VHDL时序电路设计108

4.3.1  用VHDL设计D触发器108

4.3.2  用VHDL设计计数器111

习题4114

实验与设计115

4-1  Synplify Pro综合器的使用方法115

第5章  VHDL结构与要素120

5.1  实体120

5.1.1  类属参数说明120

5.1.2  端口说明122

5.2  结构体122

5.3  VHDL库和程序包123

5.3.1  库124

5.3.2  程序包126

5.4  配置128

5.5  子程序131

5.5.1  过程132

5.5.2  函数134

5.6  VHDL文字规则136

5.6.1  标识符136

5.6.2  数字137

5.6.3  字符串137

5.7  数据对象138

5.7.1  常量138

5.7.2  变量139

5.7.3  信号139

5.7.4  文件140

5.8  VHDL数据类型141

5.8.1  预定义数据类型142

5.8.2  用户自定义数据类型145

5.8.3  数据类型的转换148

5.9  VHDL运算符150

5.9.1  逻辑运算符150

5.9.2  关系运算符151

5.9.3  算术运算符152

5.9.4  并置运算符153

5.9.5  运算符重载153

习题5154

实验与设计155

5-1  用altpll锁相环IP核实现倍频和分频155

第6章  VHDL基本语句161

6.1  顺序语句161

6.1.1  赋值语句161

6.1.2  IF语句161

6.1.3  CASE语句167

6.1.4  LOOP语句170

6.1.5  NEXT与EXIT语句172

6.1.6  WAIT语句173

6.1.7  子程序调用语句175

6.1.8  断言语句175

6.1.9  REPORT语句176

6.1.10  NULL语句177

6.2  并行语句178

6.2.1  并行信号赋值语句178

6.2.2  进程语句183

6.2.3  块语句186

6.2.4  元件例化语句187

6.2.5  生成语句189

6.2.6  并行过程调用语句192

6.3  属性说明与定义语句193

6.3.1  数据类型属性193

6.3.2  数组属性194

6.3.3  信号属性195

习题6196

实验与设计196

6-1  4×4矩阵键盘检测电路196

6-2  FIFO缓存器设计199

第7章  VHDL设计进阶204

7.1  行为描述204

7.2  数据流描述205

7.3  结构描述206

7.3.1  用结构描述设计1位全加器206

7.3.2  用结构描述设计4位加法器208

7.3.3  用结构描述设计8位加法器209

7.4  三态逻辑设计211

7.5  分频器设计213

7.5.1  占空比为50%的奇数分频213

7.5.2  半整数分频215

7.5.3  数控分频器217

7.6  音乐演奏电路218

7.6.1  音乐演奏实现的方法218

7.6.2  实现与下载220

习题7223

实验与设计224

7-1  数字表决器224

7-2  数字跑表227

第8章  VHDL有限状态机设计233

8.1  有限状态机233

8.1.1  有限状态机的描述233

8.1.2  枚举数据类型236

8.2  有限状态机的描述方式237

8.2.1  三进程表述方式238

8.2.2  双进程表述方式239

8.2.3  单进程表述方式241

8.3  状态编码244

8.3.1  常用的编码方式244

8.3.2  用ATTRIBUTE指定编码方式245

8.3.3  用常量进行编码247

8.4  有限状态机设计要点249

8.4.1  起始状态的选择和复位249

8.4.2  多余状态的处理251

习题8252

实验与设计253

8-1  流水灯控制器253

8-2  状态机A/D采样控制电路255

第9章  VHDL数字设计与优化258

9.1  流水线设计技术258

9.2  资源共享261

9.3  VGA图像的显示与控制265

9.3.1  VGA图像显示原理与时序265

9.3.2  VGA图像显示与控制的实现269

9.4  数字过零检测和等精度频率测量276

9.4.1  数字过零检测276

9.4.2  等精度频率测量278

9.4.3  数字测量系统280

习题9282

实验与设计284

9-1  字符液晶显示控制器设计284

第10章  VHDL的Test Bench仿真291

10.1  VHDL仿真概述291

10.2  VHDL测试平台292

10.2.1  用VHDL描述仿真激励信号292

10.2.2  用TEXTIO进行仿真296

10.3  ModelSim SE仿真实例299

10.3.1  图形界面仿真方式302

10.3.2  命令行仿真方式305

10.3.3  ModelSim SE时序仿真307

习题10309

实验与设计309

10-1  用ModelSim SE仿真奇偶检测电路309

第11章  VHDL设计实例312

11.1  m序列产生器312

11.1.1  m序列的原理与性质312

11.1.2  用原理图设计产生m序列314

11.1.3  用VHDL设计m序列315

11.2  Gold码317

11.2.1  Gold码的原理与性质317

11.2.2  用原理图设计产生Gold码318

11.2.3  用VHDL设计实现Gold码319

11.3  卷积码320

11.3.1  卷积码原理320

11.3.2  卷积码实现320

11.4  QPSK数字调制产生323

11.4.1  调制原理323

11.4.2  QPSK调制信号产生的设计实现324

11.5  小型神经网络333

11.6  数字AGC337

11.6.1  数字AGC技术的原理和设计思想337

11.6.2  数字AGC的VHDL实现338

11.6.3  数字AGC的仿真345

习题11347

实验与设计347

11-1  异步串行接口（UART）347

附录A  VHDL关键字356

附录B  DE2-115介绍357