Verilog HDL数学系统设计
正版保障 假一赔十 可开发票
￥ 42.71 6.3折 ￥ 68 全新
库存5件
广东广州
认证卖家担保交易快速发货售后保障
作者王建民，田晓华，江晓林编著
出版社哈尔滨工业大学出版社
ISBN9787560367217
出版时间2016-06
装帧平装
开本16开
定价68元
货号8990033
上书时间2024-12-28
商品详情
- 品相描述：全新
- 商品描述
-
目录
目录
第1章 数字系统设计概述
第2章 组合逻辑电路设计回顾
第3章 时序逻辑设计回顾
第4章 Verilog硬件描述语言
第5章 组合逻辑电路
第6章 基本时序逻辑电路
第7章 同步时序逻辑电路的时序分析
第8章 有限状态机
第9章 数据通道（FSMD）
第10章 FSMD设计实践
第11章 SPI主机接口设计
参考文献
内容摘要
由王建民、田晓华、江晓林编著的《VerilogHDL数字系统设计/电子与信息工程系列》通过大量完整的实例介绍基于VerilogHDL进行数字系统设计的基本原理、概念和方法。全书重点关注基于HDL的寄存器传输级(RegisterTransferlLevel，RTL)数字系统设计，主要内容包括数字电路基础回顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容VerilogHDLIEEE1364—2001标准。
尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合高年级的本科生、研究生以及从事数字电路设计的工程人员使用。
主编推荐
尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合的本科生、研究生以及从事数字电路设计的工程人员使用。
精彩内容
本书通过大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点 关注基于HDL的寄存器传输级（Register Transfer Level，RTL）数字系统设计，主要内容包括数字电路基础回 顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容Verilog HDL IEEE 1364-2001标准。 尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数字电路的基本原理和设计方法 对于阅读本书将是十分有意义的。本书适合的本科生、研究生以及从事数字电路设计的工程人员使 用。
— 没有更多了 —
以下为对购买帮助不大的评价