SoC设计方法与实现(第4版)

魏继增，天津大学智能与计算学部副教授。多年来以微处理器设计这一“卡脖子”问题为抓手，围绕系统能力培养，改革教学内容。已出版教材3部，主持多项产学研合作项目和教改项目。多次率队参加全国系统能力培养大赛并获奖。曾获第四届中国开源软件大赛实践教学一等奖、天津大学项目制课程一等奖、天津大学优秀教材一等奖和二等奖、天津大学“教书育人”先进工作者和优秀青年教师等荣誉称号。

第1章 SoC设计绪论 1

1．1 微电子技术概述 1

1．1．1 集成电路的发展 1

1．1．2 集成电路产业分工 2

1．2 SoC概述 3

1．2．1 什么是SoC 3

1．2．2 SoC的优势 4

1．3 SoC设计的发展趋势及

面临的挑战 5

1．3．1 SoC设计技术的

发展与挑战 5

1．3．2 SoC设计方法的

发展与挑战 9

1．3．3 未来的SoC 10

本章参考文献 10

第2章 SoC设计流程 11

2．1 软硬件协同设计 11

2．2 基于标准单元的SoC

芯片设计流程 13

2．3 基于FPGA的SoC设计流程 17

2．3．1 FPGA的结构 17

2．3．2 基于FPGA的设计流程 21

本章参考文献 24

第3章 SoC设计与EDA工具 25

3．1 电子系统级设计与工具 25

3．2 验证的分类及相关工具 25

3．2．1 验证方法的分类 25

3．2．2 动态验证及相关工具 26

3．2．3 静态验证及相关工具 27

3．3 逻辑综合及综合工具 28

3．3．1 EDA工具的综合流程 28

3．3．2 EDA工具的综合策略 29

3．3．3 优化策略 29

3．3．4 常用的逻辑综合工具 30

3．4 可测性设计与工具 30

3．4．1 测试和验证的区别 30

3．4．2 常用的可测性设计 30

3．5 布局布线与工具 33

3．5．1 EDA工具的布局

布线流程 33

3．5．2 布局布线工具的

发展趋势 33

3．6 物理验证及参数提取与

相关的工具 33

3．6．1 物理验证的分类 33

3．6．2 参数提取 34

3．7 著名EDA公司与工具介绍 35

3．8 EDA工具的发展趋势 37

本章参考文献 38

第4章 SoC系统架构设计 39

4．1 SoC系统架构设计的

总体目标与阶段 39

4．1．1 功能设计阶段 40

4．1．2 应用驱动的系统架构

设计阶段 40

4．1．3 基于平台的系统架构

设计阶段 40

4．2 SoC中常用的处理器 40

4．2．1 通用处理器 41

4．2．2 处理器的选择 43

4．3 SoC中常用的总线 45

4．3．1 AMBA总线 46

4．3．2 CoreConnect总线 47

4．3．3 Wishbone总线 47

4．3．4 开放核协议（OCP） 48

4．3．5 复杂的片上总线架构 49

4．4 SoC中典型的存储器 49

4．4．1 存储器分类 50

4．4．2 常用的存储器 51

4．4．3 新型存储器 52

4．5 多核SoC的系统架构设计 53

4．5．1 可用的并发性 53

4．5．2 多核SoC设计中的

系统架构选择 54

4．5．3 多核SoC的性能评价 55

4．5．4 几种典型的多核SoC

系统架构 56

4．6 SoC中的软件架构 59

4．7 电子系统级（ESL）设计 62

4．7．1 ESL发展的背景 62

4．7．2 ESL设计基本概念 63

4．7．3 ESL协同设计的流程 63

4．7．4 ESL设计的特点 64

4．7．5 ESL设计的核心

―事务级建模 66

4．7．6 事务级建模语言简介

及设计实例 71

4．7．7 ESL设计的挑战 78

本章参考文献 79

第5章 IP复用的设计方法 80

5．1 IP的基本概念和IP分类 81

5．2 IP设计流程 82

5．2．1 设计目标 82

5．2．2 设计流程 83

5．3 IP的验证 87

5．4 IP的选择 89

5．5 IP交易模式 89

5．6 IP复用技术面临的挑战 90

5．7 IP标准组织 91

5．8 基于平台的SoC设计方法 92

5．8．1 平台的组成与分类 92

5．8．2 基于平台的SoC

设计流程与特点 93

5．8．3 基于平台的设计实例 94

本章参考文献 95

第6章 RTL代码编写指南 96

6．1 编写RTL代码之前的准备 96

6．1．1 与团队共同讨论

设计中的问题 96

6．1．2 根据芯片架构准备

设计说明书 96

6．1．3 总线设计的考虑 97

6．1．4 模块的划分 97

6．1．5 对时钟的处理 100

6．1．6 IP的选择及设计

复用的考虑 100

6．1．7 对可测性的考虑 101

6．1．8 对芯片速度的考虑 101

6．1．9 对布线的考虑 101

6．2 可综合RTL代码编写指南 102

6．2．1 可综合RTL代码的

编写准则 102

6．2．2 利用综合进行代码

质量检查 105

6．3 调用Synopsys DesignWare

来优化设计 105

本章参考文献 106

第7章 同步电路设计及其与

异步信号交互的问题 107

7．1 同步电路设计 107

7．1．1 同步电路的定义 107

7．1．2 同步电路的时序

收敛问题 107

7．1．3 同步电路设计的

优点与缺陷 108

7．2 全异步电路设计 109

7．2．1 异步电路设计的

基本原理 109

7．2．2 异步电路设计的

优点与缺点 110

7．3 异步