高速电路设计实践

图书标准信息

• 作者 王剑宇 著
• 出版社 电子工业出版社
• 出版时间 2016-04
• 版次 1
• ISBN 9787121284397
• 定价 49.80元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 292页
• 字数 467千字
• 正文语种 简体中文
• 原版书名 Practice of high speed circuit design
• 丛书 电子工程技术丛书

【内容简介】

　　本书从设计实践的角度出发，介绍了高速电路设计的工作中需要掌握的各项技术及技能，并结合工作中的具体案例，强化了设计中的各项要点。在本书的编写过程中，作者避免了纯理论的讲述，而是结合设计实例叙述经验，将复杂的高速电路设计，用通俗易懂的语言陈述给读者。

【作者简介】

　　王剑宇，工程师，长期在业界著名公司从事一线的高速电路设计开发工作，积累了大量的设计经验。作者从实践中精选出六十多个经典案例，总结出两百多项设计要点，精心编著成本书。

【目录】

第1章 概述1
1．1 低速设计和高速设计的例子1
【案例1-1】 简化的存储电路模块1
1．1．1 低速设计1
1．1．2 高速设计2
1．2 如何区分高速和低速3
1．3 硬件设计流程5
1．3．1 需求分析6
1．3．2 概要设计7
1．3．3 详细设计7
1．3．4 调试9
1．3．5 测试9
1．3．6 转产10
1．4 原理图设计11
第2章 高速电路中的电阻、电容、电感和磁珠的选型及应用13
2．1 电阻的应用13
2．1．1 与电阻相关的经典案例13
【案例2-1】 串联电阻过大，导致板间告警失败13
【案例2-2】 电阻额定功率不够造成的单板潜在缺陷14
【案例2-3】 电阻在时序设计中的妙用15
2．1．2 电阻应用要点16
2．2 电容的选型及应用17
2．2．1 与电容相关的经典案例17
【案例2-4】 电容失效导致低温下硬盘停止工作17
【案例2-5】 多次带电插拔子板导致母板上钽电容损坏18
【案例2-6】 高速电路中电容应用问题导致CPU工作不稳定18
2．2．2 高速电路设计中电容的作用及分析19
【案例2-7】 交流耦合电容选择不当引起数据帧出错20
【案例2-8】 利用0612封装的电容增强滤波性能21
【案例2-9】 LDO电源应用中的滤波电容ESR问题22
【案例2-10】 高频电路中1?F +0．01?F是否能展宽低阻抗频带24
2．2．3 高速电路设计常用电容及其应用要点26
【案例2-11】 陶瓷电容选型错误导致单板丢数据包27
【案例2-12】 根据电路要求进行钽电容选型29
2．2．4 去耦电容和旁路电容31
2．3 电感的选型及应用32
2．3．1 与电感相关的经典案例32
【案例2-13】 LC低通滤波导致输出电源电压纹波偏大32
【案例2-14】 大电流通路PI型滤波造成电压衰减33
2．3．2 高速电路设计中电感的作用35
2．3．3 高速电路设计常用电感及其应用要点36
2．4 磁珠的选型及应用39
2．4．1 磁珠的滤波机理39
2．4．2 高速电路设计中磁珠的选型及其应用要点40
【案例2-15】 误用磁珠造成过流保护电路失效41
2．4．3 磁珠和电感的比较42
第3章 高速电路中的逻辑器件选型及高速逻辑电平应用44
3．1 与逻辑器件相关的经典案例44
【案例3-1】 逻辑器件输入端上拉太弱造成带电插拔监测功能失效44
3．2 逻辑器件应用要点47
3．2．1 逻辑器件概要47
【案例3-2】 逻辑器件驱动能力过强造成信号振铃51
【案例3-3】 同一型号逻辑器件的差异性造成PHY配置错误51
3．2．2 逻辑器件参数介绍52
3．2．3 逻辑器件功耗计算60
3．2．4 逻辑器件热插拔功能介绍62
3．2．5 逻辑器件使用中注意事项的总结68
3．3 高速逻辑电平应用68
3．3．1 高速逻辑电平概述68
【案例3-4】 差分对走线附近信号分布不均衡造成电磁辐射70
3．3．2 LVDS逻辑电平介绍及其应用要点71
【案例3-5】 空闲输入引脚处理有误导致FPGA检测到错误输入73
3．3．3 LVPECL逻辑电平介绍及其应用要点75
3．3．4 CML逻辑电平介绍及其应用要点77
3．3．5 高速逻辑电平的比较78
3．3．6 高速逻辑电平的互连及其应用要点78
第4章 高速电路中的电源设计87
4．1 与电源相关的经典案例87
【案例4-1】 LDO输出电源电平低于设置值87
【案例4-2】 电源芯片欠压保护电路导致上电时序不满足设计的要求88
【案例4-3】 多电源模块并联工作时的均压措施89
4．2 高速电路设计的电源架构90
4．2．1 集中式电源架构90
4．2．2 分布式电源架构90
4．3 高速电路电源分类及其应用要点91
4．3．1 LDO电源介绍及其应用要点92
【案例4-4】 计算LDO工作时的结温95
【案例4-5】 SENSE功能导致电源芯片输出电压不稳定97
4．3．2 DC/DC电源介绍及其应用要点100
【案例4-6】 计算栅极电流105
【案例4-7】 MOSFET同时导通导致MOSFET损坏108
【案例4-8】 ?48V缓启电路中MOSFET烧坏111
【案例4-9】 基于ADM1066对多路电源实现监控114
【案例4-10】 基于LTC1422实现上电速度的控制115
【案例4-11】 基于电源芯片实现上电速度的控制115
【案例4-12】 基于RC阻容电路实现延时功能116
【案例4-13】 上电电流过大引起电感啸叫116
【案例4-14】 输入电源上电过缓造成输出电源上电波形不单调117
4．3．3 电源管理124
4．3．4 保险管的选型及应用124
【案例4-15】 热插拔单板的保险管选型126
第5章 高速电路中的时序设计127
5．1 时序设计概述127
5．2 时序参数介绍127
5．3 源同步系统时序设计129
5．3．1 源同步系统时序设计原理129
5．3．2 源同步系统时序设计范例一131
5．3．3 源同步系统时序设计范例二134
5．4 共同时钟系统时序设计136
5．5 源同步系统与共同时钟系统的比较137
第6章 高速电路中的复位、时钟设计139
6．1 复位电路设计139
6．1．1 与复位电路相关的经典案例139
【案例6-1】 主控板无法通过PCI-X总线查询到接口板139
6．1．2 复位设计介绍及其应用要点141
【案例6-2】 存储模块读取的错误141
6．1．3 专用复位芯片的使用142
6．2 时钟电路设计145
6．2．1 与时钟电路相关的经典案例145
【案例6-3】 系统时钟偏快的问题145
【案例6-4】 PHY寄存器无法读取的问题147
【案例6-5】 高温流量测试丢包问题148
6．2．2 晶体、晶振介绍及其应用要点150
【案例6-6】 利用首个时钟沿启动组合逻辑导致CPU工作不稳定153
6．2．3 锁相环及其应用157
【案例6-7】 两级锁相环的应用导致MPC8280的PCI时钟失锁162
6．2．4 时钟抖动与相位噪声164
第7章 高速电路中的存储器应用与设计172
7．1 与存储器相关的经典案例172
【案例7-1】 时序裕量不足导致存储器测试出错172
7．2 常用存储器介绍及其应用要点174
7．2．1 存储器概述174
7．2．2 SDRAM介绍及其应用要点176
7．2．3 DDR SDRAM介绍及其应用要点188
【案例7-2】 DLL缺陷造成DDR SDRAM时序出错192
【案例7-3】 VREF不稳定造成存储器读写操作出错198
7．2．4 DDR2 SDRAM介绍及其应用要点203
【案例7-4】 CPU存储系统不识别8位内存条的问题211
7．2．5 SRAM介绍及其应用要点212
【案例7-5】 片选处理不当导致SRAM数据丢失214
7．2．6 FLASH与EEPROM介绍227
【案例7-6】 热插拔导致单板FLASH损坏227
【案例7-7】 读取百兆光模块信息出错231
第8章 高速电路中的PCB及其完整性设计232
8．1 与PCB及完整性设计相关的经典案例232
【案例8-1】 回流路径缺陷对高速信号质量的影响232
8．2 PCB层叠结构与阻抗计算234
8．2．1 Core和PP234
8．2．2 PCB的层叠结构和阻抗设计234
8．3 高速电路PCB设计要点241
8．3．1 PCB设计与信号完整性241
【案例8-2】 传输线的判断241
【案例8-3】 反射的计算242
【案例8-4】 DDR SDRAM设计时，终端电阻RTT布放位置的选择244
【案例8-5】 大驱动电流信号对高速数据信号的串扰250
【案例8-6】 高速接口器件批次更换造成辐射超标252
【案例8-7】 TCK信号出现回沟导致无法通过JTAG接口对CPLD进行加载256
8．3．2 PCB设计与电源完整性257
8．3．3 PCB设计中的EMC260
【案例8-8】 网口指示灯信号线引发的辐射问题264
【案例8-9】 接口芯片与时钟驱动器共用电源，导致辐射超标266
8．3．4 PCB设计中的ESD防护267
【案例8-10】 TVS管布放位置不合理导致静电放电测试失败268
【案例8-11】 GND和HV_GND混用导致电源控制电路失效270
8．3．5 PCB设计与结构、易用性272
【案例8-12】 网口指示灯排列顺序出错273
【案例8-13】 网口连接器堆叠方式与易插拔特性273
8．3．6 PCB设计与散热274
8．3．7 PCB设计与可测试性275
参考文献279