模拟电路版图的艺术（第二版）

图书标准信息

• 作者 [美]Alan Hastings(艾伦 · 黑斯廷斯
• 出版社 电子工业出版社
• 出版时间 2018-08
• 版次 2
• ISBN 9787121347399
• 定价 119.00元
• 装帧 其他
• 开本 16开
• 纸张 胶版纸
• 页数 552页
• 字数 883千字

【内容简介】

本书以实用和权威性的观点全面论述了模拟集成电路版图设计中所涉及的各种问题及目前的研究成果。书中介绍了半导体器件物理与工艺、失效机理等内容；基于模拟集成电路设计所采用的三种基本工艺：标准双极工艺、多晶硅栅CMOS工艺和模拟BiCMOS工艺；重点探讨了无源器件的设计与匹配性问题，二极管设计，双极型晶体管和场效应晶体管的设计与应用，以及某些专门领域的内容，包括器件合并、保护环、焊盘制作、单层连接、ESD结构等。*后介绍了有关芯片版图的布局布线知识。

【作者简介】

Alan Hastings， 美国TI（德州仪器）教授级工程师，具有渊博的集成电路版图设计知识和丰富的实践经验。

张为，博士，天津大学微电子学院教授，博士生导师。研究方向包括数字信号处理VLSI与通信系统，射频集成电路设计，图像分析与模式识别。

【目录】

目    录

第1章  器件物理1

1.1  半导体1  

1.1.1  产生与复合3

1.1.2  非本征（杂质）半导体5

1.1.3  扩散和漂移7

1.2  PN结9

1.2.1  耗尽区9

1.2.2  PN结二极管11

1.2.3  肖特基二极管13

1.2.4  齐纳二极管14

1.2.5  欧姆接触15

1.3  双极型晶体管16 

1.3.1  Beta18

1.3.2  I-V特性19

1.4  MOS晶体管20

1.4.1  阈值电压22

1.4.2  I-V特性23

1.5  JFET晶体管25

1.6  小结27

1.7  习题28

第2章  半导体制造30

2.1  硅制造30  

2.1.1  晶体生长30

2.1.2  晶圆制造31

2.1.3  硅的晶体结构32

2.2  光刻技术33

2.2.1  光刻胶33

2.2.2  光掩模和掩模版34

2.2.3  光刻35

2.3  氧化物生长和去除35

2.3.1  氧化物生长和淀积35

2.3.2  氧化物去除37

2.3.3  氧化物生长和去除的其他

      效应38

2.3.4  硅的局部氧化（LOCOS）40

2.4  扩散和离子注入41

2.4.1  扩散42

2.4.2  扩散的其他效应43

2.4.3  离子注入45

2.5  硅淀积和刻蚀46

2.5.1  外延47

2.5.2  多晶硅淀积48

2.5.3  介质隔离49

2.6  金属化51

2.6.1  铝淀积及去除52

2.6.2  难熔阻挡金属53

2.6.3  硅化55

2.6.4  夹层氧化物、夹层氮化物和

      保护层56

2.6.5  铜金属化58

2.7  组装60

2.7.1  安装与键合61

2.7.2  封装63

2.8  小结64

2.9  习题64

第3章  典型工艺66

3.1  标准双极工艺66

3.1.1  本征特性66

3.1.2  制造顺序67

3.1.3  可用器件71

3.1.4  工艺扩展77

3.2  多晶硅栅CMOS工艺80

3.2.1  本质特征81

3.2.2  制造顺序81

3.2.3  可用器件87

3.2.4  工艺扩展92

3.3  模拟BiCMOS96

3.3.1  本质特征96

3.3.2  制造顺序97

3.3.3  可用器件102

3.3.4  工艺扩展106

3.4  小结110

3.5  习题110

第4章  失效机制113

4.1  电过应力113

4.1.1  静电漏放（ESD）113

4.1.2  电迁徙115

4.1.3  介质击穿117

4.1.4  天线效应119

4.2  玷污121

4.2.1  干法腐蚀122

4.2.2  可动离子玷污123

4.3  表面效应125

4.3.1  热载流子注入125

4.3.2  齐纳蠕变128

4.3.3  雪崩诱发β衰减130

4.3.4  负偏置温度不稳定性131

4.3.5  寄生沟道和电荷分散132

4.4  寄生效应139

4.4.1  衬底去偏置140

4.4.2  少子注入143

4.4.3  衬底效应153

4.5  小结154

4.6  习题155

第5章  电阻157

5.1  电阻率和方块电阻（薄层

     电阻）157

5.2  电阻版图159

5.3  电阻变化162

5.3.1  工艺变化162

5.3.2  温度变化163

5.3.3  非线性164

5.3.4  接触电阻166

5.4  电阻的寄生效应167

5.5  不同电阻类型的比较170

5.5.1  基区电阻170

5.5.2  发射区电阻171

5.5.3  基区埋层电阻172

5.5.4  高值薄层电阻172

5.5.5  外延埋层电阻175

5.5.6  金属电阻176

5.5.7  多晶硅电阻177

5.5.8  NSD和PSD电阻179

5.5.9  N阱电阻180

5.5.10  薄膜电阻181

5.6  调整电阻阻值182

5.6.1  调节电阻（Tweaking Resistor）182

5.6.2  微调电阻184

5.7  小结191

5.8  习题191

第6章  电容和电感193

6.1  电容193

6.1.1  电容的变化198

6.1.2  电容的寄生效应201

6.1.3  电容比较202

6.2  电感210

6.2.1  电感寄生效应212

6.2.2  电感的制作214

6.3  小结215

6.4  习题216

第7章  电阻和电容的匹配218

7.1  失配的测量218

7.2  失配的原因220

7.2.1  随机变化220

7.2.2  工艺偏差223

7.2.3  互连寄生224

7.2.4  版图移位225

7.2.5  刻蚀速率的变化227

7.2.6  光刻效应229

7.2.7  扩散相互作用230

7.2.8  氢化231

7.2.9  机械应力和封装漂移232

7.2.10  应力梯度234

7.2.11  温度梯度和热电效应242

7.2.12  静电影响246

7.3  器件匹配规则253

7.3.1  电阻匹配规则253

7.3.2  电容匹配规则256

7.4  小结259

7.5  习题259

第8章  双极型晶体管262

8.1  双极型晶体管的工作原理262

8.1.1  β值下降263

8.1.2  雪崩击穿264

8.1.3  热击穿和二次击穿265

8.1.4  NPN晶体管的饱和状态267

8.1.5  寄生PNP管的饱和态270

8.1.6  双极晶体管的寄生效应272

8.2   标准双极型小信号晶体管274

8.2.1  标准双极型NPN晶体管274

8.2.2  标准双极工艺衬底PNP

      晶体管279

8.2.3  标准双极型横向PNP

      晶体管282

8.2.4  高电压双极型晶体管289

8.2.5  超β（Super-Beta）NPN

      晶体管291

8.3  CMOS和BiCMOS工艺小信号

     双极型晶体管292

8.3.1  CMOS工艺PNP晶体管292

8.3.2  浅阱（Shallow-Well）

      晶体管295

8.3.3  模拟BiCMOS双极型

      晶体管297

8.3.4  高速双极型晶体管299

8.3.5  多晶硅发射极晶体管301

8.3.6  氧化隔离（Oxide-Isolated）

      晶体管302

8.3.7  锗硅晶体管305

8.4  小结306

8.5  习题307

第9章  双极型晶体管的应用309

9.1  功率双极型晶体管309

9.1.1  NPN功率晶体管的失效

      机理310

9.1.2  功率NPN晶体管的版图316

9.1.3  PNP功率晶体管323

9.1.4  饱和检测与限制324

9.2  双极型晶体管匹配327

9.2.1  随机变化328

9.2.2  发射区简并330

9.2.3  NBL阴影331

9.2.4  热梯度332

9.2.5  应力梯度336

9.2.6  填充物诱生应力327

9.2.7  系统失配的其他因素339

9.3  双极型晶体管匹配设计规则340

9.3.1  纵向晶体管匹配规则340

9.3.2  横向晶体管匹配规则343

9.4  小结345

9.5  习题345

第10章  二极管349

10.1  标准双极工艺二极管349

10.1.1  二极管连接形式的

       晶体管349

10.1.2  齐纳二极管351

10.1.3  肖特基二极管357

10.1.4  功率二极管361

10.2  CMOS和BiCMOS工艺

      二极管363

10.2.1  CMOS结型二极管363

10.2.2  CMOS和BiCMOS肖特基

       二极管364

10.3  匹配二极管365

10.3.1  匹配PN结二极管365

10.3.2  匹配齐纳二极管367

10.3.3  匹配肖特基二极管368

10.4  小结368

10.5  习题368

第11章  场效应晶体管370

11.1  MOS晶体管的工作原理371

11.1.1  MOS晶体管建模371

11.1.2  晶体管的寄生参数376

11.2  构造CMOS晶体管384

11.2.1  绘制MOS晶体管版图384

11.2.2  N阱和P阱工艺386

11.2.3  沟道终止注入389

11.2.4  阈值调整注入390

11.2.5  按比例缩小晶体管392

11.2.6  不同的结构395

11.2.7  背栅接触399

11.3  浮栅晶体管402

11.3.1  浮栅晶体管的工作原理403

11.3.2  单层多晶硅EEPROM

       存储器406

11.4  JFET晶体管408

11.4.1  JFET建模408

11.4.2  JFET的版图409

11.5  小结412

11.6  习题412

第12章  MOS晶体管的应用415

12.1  扩展电压晶体管415

12.1.1  LDD和DDD晶体管416

12.1.2  扩展漏区晶体管419

12.1.3  多层栅氧化（multiple 

       gate oxide）421

12.2  功率MOS晶体管423

12.2.1  MOS安全工作区424

12.2.2  常规MOS功率晶体管428

12.2.3  DMOS晶体管435

12.3  MOS晶体管的匹配440

12.3.1  几何效应441

12.3.2  扩散和刻蚀效应444

12.3.3  氢化作用447

12.3.4  热效应和应力效应449

12.3.5  MOS晶体管的共质心

       布局450

12.4  MOS晶体管的匹配规则454

12.5  小结457

12.6  习题457

第13章  一些专题460

13.1  合并器件460

13.1.1  有缺陷的器件合并461

13.1.2  成功的器件合并464

13.1.3  低风险合并466

13.1.4  中度风险合并器件467

13.1.5  设计新型合并器件468

13.1.6  模拟BiCMOS中合并器件

       的作用469

13.2  保护环469

13.2.1  标准双极电子保护环470

13.2.2  标准双极空穴保护环471

13.2.3  CMOS和BiCMOS设计中

       的保护环472

13.3  单层互连474

13.3.1  预布版和棒图474

13.3.2  交叉布线技术476

13.3.3  隧道的类型477

13.4  构建焊盘环479

13.4.1  划片线与对准标记479

13.4.2  焊盘、微调焊盘和测试

       焊盘480

13.5  ESD结构483

13.5.1  齐纳箝位484

13.5.2  两级齐纳箝位485

13.5.3  缓冲齐纳箝位487

13.5.4  VCES箝位488

13.5.5  VECS箝位489

13.5.6  反向并联二极管箝位490

13.5.7  栅接地NMOS箝位490

13.5.8  CDM箝位492

13.5.9  横向SCR箝位493

13.5.10  选择ESD结构494

13.6  习题496

第14章  组装管芯500

14.1  规划管芯500

14.1.1  单元面积估算500

14.1.2  管芯面积估算503

14.1.3  总利润率505

14.2  布局506

14.3  顶层互连511

14.3.1  通道布线原理511

14.3.2  特殊布线技术513

14.3.3  电迁徙517

14.3.4  减小应力效应519

14.4  小结520

14.5  习题520

附录A  缩写词汇表523

附录B  立方晶体的米勒指数527

附录C  版图规则实例529

附录D  数学推导536

附录E  版图编辑软件的出处541