数字电路逻辑设计（第三版）/高等学校教材

图书标准信息

• 作者 王毓银、赵亦松 编
• 出版社 高等教育出版社
• 出版时间 2018-02
• 版次 3
• ISBN 9787040494013
• 定价 51.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 417页
• 字数 490千字
• 正文语种 简体中文
• 丛书 高等学校教材

【内容简介】

　　《数字电路逻辑设计（第三版）/高等学校教材》第二版是普通高等教育“十五”国家级规划教材和高等教育出版社百门精品课程教材立项项目。《数字电路逻辑设计（第三版）/高等学校教材》的前身《脉冲与数字电路》（第二版）曾获第三届国家教委优秀教材一等奖，第三届教育部科学技术进步三等奖；《数字电路逻辑设计》（脉冲与数字电路第三版）曾获2002年普通高等学校优秀教材二等奖。
　　《数字电路逻辑设计（第三版）/高等学校教材》适应电子信息与通信工程学科、电子科学与技术学科迅猛发展的形势，正确处理了基础理论与实际应用的关系，既覆盖了教育部高等学校电工电子基础课程教学指导委员会颁布的本课程教学基本要求，也符合当前我国高等学校工科本课程教学内容与课程体系改革的实际，定位准确，取材恰当，基本概念清楚，同时保持了前几版的优点，深入浅出，语言流畅，可读性强。
　　全书共十章，主要包括绪论、逻辑函数及其简化、集成逻辑门、组合逻辑电路、集成触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、脉冲单元电路、模数转换器和数模转换器等内容，各章后配有适量习题。除此之外，每章后还配有自我检测题，扫描其对应的二维码即可查看。
　　与书配套出版的还有学习指导书，含有《数字电路逻辑设计（第三版）/高等学校教材》各章的习题解答。
　　《数字电路逻辑设计（第三版）/高等学校教材》可作为高等学校电子信息类、电气信息类各专业的教科书，也可供本学科及其他相近学科工程技术人员参考。

【作者简介】

　　王毓银，1939年生，江苏省南通市人。1963年毕业于北京邮电学院无线电系，其后在北京邮电学院无线电系任教。1985年调至北京邮电学院分院任无线电工程系主任。长期从事数字电路的教学与科研工作。享受政府特殊津贴，曾任教育部高等学校工科电工课程教学指导委员会电子技术与电子线路课程指导小组委员。1989年被授予北京市劳动模范。
　　主要著作有
　　《脉冲与数字电路》（第1、2版）（高等教育出版社，1985、1992年出版）。获国家教育委员会第三届全国普通高等学校优秀教材一等奖，教育部第三届科学技术进步三等奖。
　　《数字电路逻辑设计》[《脉冲与数字电路》（第三版）]（高等教育出版社，1999年出版）。获教育部2002年全国普通高等学校优秀教材二等奖。《数字电路逻辑设计》（第二版）为面向21世纪课程教材、普通高等教育“十五”国家级规划教材。

【目录】

第1章 绪论
1．1 数字信号
1．2 数制及其转换
1．3 二-十进制代码（BCD代码）
1．4 算术运算与逻辑运算
1．5 数字电路
1．6 本课程的任务与性质
习题

第2章 逻辑函数及其简化
2．1 逻辑代数
2．1．1 基本逻辑
2．1．2 基本逻辑运算
2．1．3 真值表与逻辑函数
2．1．4 逻辑函数相等
2．1．5 三个规则
2．1．6 常用公式
2．1．7 逻辑函数的标准形式
2．2 逻辑函数的简化
2．2．1 公式法（代数法）
2．2．2 图解法（卡诺图法）
习题

第3章 集成逻辑门
3．1 晶体管的开关特性
3．1．1 晶体二极管开关特性
3．1．2 晶体三极管开关特性
3．2 TTL集成逻辑门
3．2．1 晶体管-晶体管逻辑门电路（TTL）
3．2．2 TTL与非门的主要外部特性
3．2．3 TTL或非门、异或门、OC门、三态输出门等
3．2．4 其他系列TTL门电路
3．3 MOS逻辑门
3．3．1 MOS晶体管
3．3．2 MOS反相器和门电路
3．4 CMOS电路
3．4．1 CMOS反相器工作原理
3．4．2 CMOS反相器的主要特性
3．4．3 CMOS传输门
3．4．4 CMOS逻辑门电路
3．4．5 BiCMOS门电路
3．4．6 CMOS电路的正确使用方法
习题

第4章 组合逻辑电路
4．1 组合逻辑电路分析
4．1．1 全加器
4．1．2 编码器
4．1．3 译码器
4．1．4 数值比较器
4．1．5 数据选择器
4．2 组合逻辑电路设计
4．2．1 采用小规模集成器件的组合逻辑电路设计
4．2．2 采用中规模集成器件实现组合逻辑函数
4．3 组合逻辑电路的冒险现象
4．3．1 静态逻辑冒险
4．3．2 如何判断是否存在逻辑冒险
4．3．3 如何避免逻辑冒险
习题

第5章 集成触发器
5．1 基本触发器
5．1．1 基本触发器电路组成和工作原理
5．1．2 基本触发器功能的描述
5．2 钟控触发器
5．2．1 钟控R-S触发器
5．2．2 钟控D触发器
5．2．3 钟控J-K触发器
5．2．4 钟控T触发器
5．2．5 电位触发方式的工作特性
5．3 主从触发器
5．3．1 主从触发器基本原理
5．3．2 主从J-K触发器主触发器的一次翻转现象
5．3．3 主从J-K触发器集成单元
5．3．4 集成主从，一K触发器的脉冲工作特性
5．4 边沿触发器
5．4．1 维持-阻塞触发器
5．4．2 下降沿触发的边沿触发器
5．4．3 CMOS传输门构成的边沿触发器
习题

第6章 时序逻辑电路
6．1 时序逻辑电路概述
6．2 时序逻辑电路分析
6．2．1 时序逻辑电路的分析步骤
6．2．2 寄存器、移位寄存器
6．2．3 同步计数器
6．2．4 异步计数器
6．3 时序逻辑电路设计
6．3．1 同步时序逻辑电路设计的一般步骤
6．3．2 采用小规模集成器件设计同步计数器
6．3．3 采用小规模集成器件设计异步计数器
6．3．4 采用中规模集成器件实现任意模值计数（分频）器
6．4 序列信号发生器
6．4．1 设计给定序列信号的产生电路
6．4．2 根据序列循环长度M的要求设计发生器电路
习题

第7章 半导体存储器
7．1 概述
7．1．1 半导体存储器的特点与应用
7．1．2 半导体存储器的分类
7．1．3 半导体存储器的主要技术指标
7．2 顺序存取存储器（SAM）
7．2．1 动态CMOS反相器
7．2．2 动态CMOS移存单元
7．2．3 动态移存器和顺序存取存储器（SAM）
7．3 随机存取存储器（RAM）
7．3．1 RAM的结构
7．3．2 RAM存储单元
7．3．3 RAM集成片HM6264简介
7．3．4 RAM存储容量的扩展
7．4 只读存储器（ROM）
7．4．1 固定ROM
7．4．2 可编程ROM
7．4．3 利用ROM实现组合逻辑函数
习题

第8章 可编程逻辑器件
8．1 可编程逻辑器件基本结构
8．1．1 “与-或”阵列结构
8．1．2 查找表结构
8．1．3 可编程逻辑器件编程技术
8．2 简单可编程逻辑器件（SPLD）
8．2．1 PAL器件的基本结构
8．2．2 GAL器件的基本结构
8．2．3 典型GAL器件
8．3 复杂可编程逻辑器件（CPLD）
8．4 现场可编程门阵列（FPGA）器件
8．5 可编程逻辑器件的开发
8．5．1 PLD设计流程
8．5．2 PLD编程与配置
习题

第9章 脉冲单元电路
9．1 脉冲信号与电路
9．1．1 脉冲信号
9．1．2 脉冲电路
9．2 集成门构成的脉冲单元电路
9．2．1 施密特触发器
9．2．2 单稳态触发器
9．2．3 多谐振荡器
9．3 555定时器及其应用
9．3．1 555定时器的电路结构
9．3．2 用555定时器构成施密特触发器
9．3．3 用555定时器构成单稳态触发器
9．3．4 用555定时器构成多谐振荡器
习题

第10章 模数转换器和数模转换器
10．1 数模转换器（DAC）
10．1．1 数模转换原理和一般组成
10．1．2 权电阻网络DAC
10．1．3 R-2R倒T形电阻网络DAC
10．1．4 单值电流型网络DAC
10．1．5 集成DAC及其应用举例
10．1．6 DAC：的转换精度与转换速度
10．2 模数转换器（ADC）
10．2．1 模数转换基本原理
10．2．2 并联比较型ADC
10．2．3 逐次逼近型ADC
10．2．4 双积分型ADC
10．3 集成ADC及其应用举例
10．3．1 双积分型集成ADC
10．3．2 逐次逼近型集成ADC
10．3．3 ADC的转换精度和转换速度
习题

附录一 半导体集成电路型号命名方法
附录二 集成电路主要性能参数
附录三 二进制逻辑单元图形符号说明
汉英名词术语对照
主要参考文献