DSP/FPGA嵌入式实时处理技术及应用c12

图书标准信息

• 作者 王俊、张玉玺、杨彬 著
• 出版社 电子工业出版社
• 出版时间 2015-09
• 版次 1
• ISBN 9787121269608
• 定价 48.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 319页
• 字数 524千字
• 正文语种 简体中文
• 丛书 工业和信息化部“十二五”规划教材

【内容简介】

　　《DSP/FPGA嵌入式实时处理技术及应用》以DSP处理器提高处理速度的方法为主线，介绍了流水线、并行结构、哈佛结构、数据传输、多核众核等处理器常用结构，总结了DSP处理器的典型结构和发展体系，同时给出了典型DSP系统硬件结构、开发编程方法和系统实例，详细介绍了多核DSP处理器的设计、开发和在实时处理中的应用；并介绍了DSP多片互连与FPGA的应用，包括FPGA对ADC采样的控制、基于FPGA的正交采样和数字下变频、脉冲压缩和FPGA与DSP之间的接口设计等。
　　《DSP/FPGA嵌入式实时处理技术及应用》可作为电子类本科高年级学生和研究生专业选修课教材。

【作者简介】

2011-今 北京航空航天大学 电子信息工程学院 教授/博导；任电子信息工程学院副院长；兼任电子信息工程学院教学实验中心副主任。

【目录】

目    录__eol__第1章  绪论1__eol__1．1  数字信号处理概述1__eol__1．2  数字信号处理系统实现方法6__eol__1．2．1  ASIC集成电路6__eol__1．2．2  DSP数字信号处理器6__eol__1．2．3  FPGA7__eol__1．2．4  其他数字信号处理器7__eol__1．2．5  常用数字信号处理系统优缺点比较8__eol__1．3  数字信号处理芯片发展历程8__eol__1．3．1  ASIC芯片发展8__eol__1．3．2  DSP芯片发展8__eol__1．3．3  FPGA的发展11__eol__1．4  数字信号处理的应用11__eol__第2章  DSP实时处理与数制表示12__eol__2．1  数字信号处理系统概述12__eol__2．2  数字模拟转换16__eol__2．2．1  定点数16__eol__2．2．2  浮点数25__eol__2．2．3  ADC采样中的数值量化30__eol__2．2．4  DAC重构过程31__eol__2．3  实时信号处理32__eol__2．3．1  数据流处理方法32__eol__2．3．2  数据流处理33__eol__2．3．3  数据块处理33__eol__2．4  DSP的处理速度35__eol__2．4．1  DSP执行程序时间估计方法35__eol__2．4．2  DSP性能指标37__eol__第3章  DSP处理结构与数据传输39__eol__3．1  硬件乘法器和乘加单元39__eol__3．2  零开销循环40__eol__3．3  环形buffer45__eol__3．4  码位倒序48__eol__3．5  哈佛结构50__eol__3．6  流水线技术53__eol__3．7  超标量与超长指令字处理器66__eol__3．7．1  超标量处理器67__eol__3．7．2  超长指令字（VLIW）处理器68__eol__3．7．3  超标量与超长指令字（VLIW）的区别70__eol__3．8  多核处理器简介70__eol__3．9  CPU和DSP比较71__eol__3．10  DSP的传输速度73__eol__3．10．1  DMA控制技术73__eol__3．10．2  DMA控制器与传输操作74__eol__3．11  总结77__eol__第4章  DSP芯片构成与开发流程79__eol__4．1  DSP芯片的基本结构79__eol__4．1．1  典型TMS320C6678的基本结构79__eol__4．1．2  TMS320C6678常用引脚分类83__eol__4．1．3  TMS320C6678算法处理性能84__eol__4．2  DSP中数据传输和处理方法85__eol__4．2．1  TMS320C6000高效数据访问与传输方法85__eol__4．2．2  TMS320C6000中数据处理方法的优化106__eol__4．3  DSP系统常用的编程和控制方法112__eol__4．3．1  TMS320C6678中CMD文件的编写113__eol__4．3．2  TMS320C6678中系统初始化120__eol__4．4  DSP的中断配置与使用126__eol__4．4．1  TI C6000 DSP的基本中断机制126__eol__4．4．2  TMS320C6678的中断控制结构与配置方法131__eol__4．5  DSP系统开发环境与调试工具137__eol__4．5．1  CCSv5开发平台137__eol__4．5．2  DSP/BIOS的使用143__eol__4．5．3  系统分析和测试工具153__eol__第5章  多芯片互连与高速串行I/O应用156__eol__5．1  并行处理系统互连结构156__eol__5．2  DSP并行处理系统中常用的互连结构157__eol__5．2．1  利用外部存储器接口组成并行结构157__eol__5．2．2  ADI公司多处理器并行结构158__eol__5．2．3  TI公司多处理器并行结构159__eol__5．3  DSP互连技术总结161__eol__5．4  高速串行I/O发展过程162__eol__5．5  RapidIO互连技术与应用167__eol__5．5．1  RapidIO技术简介167__eol__5．5．2  FPGA中RapidIO设计170__eol__5．5．3  DSP中RapidIO应用174__eol__5．6  PCIe互连技术与应用176__eol__5．6．1  PCIe技术简介177__eol__5．6．2  FPGA中PCIe设计181__eol__5．6．3  DSP中PCIe设计186__eol__5．7  SRIO和PCIe互连技术比较188__eol__第6章  实时信号处理系统190__eol__6．1  实时信号处理机的基本结构190__eol__6．2  高性能实时信号处理机系统设计191__eol__6．2．1  FPGA功能设计192__eol__6．2．2  DSP功能设计193__eol__6．2．3  系统通信接口设计195__eol__6．3  电源及时钟电路设计197__eol__6．3．1  电源设计197__eol__6．3．2  系统时钟设计199__eol__6．4  硬件电路设计206__eol__6．4．1  整体布局布线206__eol__6．4．2  PCB布局206__eol__6．5  系统功能调试207__eol__6．5．1  系统电源调试207__eol__6．5．2  系统时钟调试213__eol__6．5．3  系统FPGA功能调试217__eol__6．5．4  系统DSP功能调试220__eol__6．6  系统性能229__eol__第7章  FPGA在实时处理中的应用230__eol__7．1  系统概述230__eol__7．2  FPGA对ADC采样控制232__eol__7．3  基于FPGA的正交采样和数字下变频234__eol__7．4  脉冲压缩模块239__eol__7．5  FPGA之间数据传输互连接口设计243__eol__7．6  FPGA与DSP之间互连接口设计245__eol__7．6．1  FPGA与DSP之间SRIO接口设计245__eol__7．6．2  FPGA与DSP之间PCIe接口设计247__eol__7．6．3  FPGA与DSP之间EMIF接口设计248__eol__第8章  DSP在雷达信号处理中的应用252__eol__8．1  TMS320C6678信号处理系统硬件结构252__eol__8．2  TMS320C6678信号处理流程程序设计253__eol__8．2．1  中断向量表及CMD文件编写254__eol__8．2．2  系统初始化260__eol__8．2．3  多核启动261__eol__8．2．4  从FPGA中获取指令参数和脉冲压缩数据261__eol__8．2．5  数据处理262__eol__8．3  系统中不同处理器间的数据传输275__eol__8．3．1  DSP与FPGA之间的数据通信275__eol__8．3．2  DSP间高速串行口数据通信282__eol__第9章  多核DSP在实时处理中的应用285__eol__9．1  Keystone多核架构285__eol__9．1．1  IPC核间通信285__eol__9．1．2  多核导航器289__eol__9．2  多核程序设计291__eol__9．2．1  多核一致性291__eol__9．2．2  MCSDK多核开发297__eol__9．3  多核信号处理297__eol__9．3．1  多核大数FFT算法298__eol__9．3．2  多核大数FFT任务分配298__eol__9．3．3  多核大数FFT性能比较301__eol__第10章  多核/众核DSP系统结构与开发应用302__eol__10．1  概述302__eol__10．2  NVIDIA GPU Fermi GTX470的LFM-PD处理系统302__eol__10．2．1  Fermi GPU的硬件结构304__eol__10．2．2  Fermi GPU的软件编程307__eol__10．3  PD-LFM算法的GPU实现308__eol__10．3．1  CPU-GPU的数据传输与内存分配309__eol__10．3．2  GPU中的FFT与IFFT309__eol__10．3．3  GPU中的匹配滤波、加窗与求模311__eol__10．3．4  GPU中的矩阵转置312__eol__10．3．5  GPU中的CFAR操作313__eol__10．4  众核处理器Tile64313__eol__10．4．1  Tile64众核处理器架构314__eol__10．4．2  基于Tile64的LFM-PD处理解决方案315__eol__参考文献317