半导体器件中的辐射效应

图书标准信息

• 作者 [加拿大]Krzysztof Iniewski(克日什托夫·印纽斯基
• 出版社 电子工业出版社
• 出版时间 2021-12
• 版次 1
• ISBN 9787121425523
• 定价 128.00元
• 装帧 其他
• 页数 328页

【内容简介】

这本书的内容主要介绍了各类先进电子器件在辐射环境（航天，核物理等）下的行为及效应。辐射与物质的相互作用是一个非常广泛和复杂的课题。在这本书中，作者从各个不同的角度试图分析这个问题，目的是解释理解半导体器件、电路和系统在受到辐射时所观察到的退化效应的重要方面。内容包括目前国际上对于半导体器件辐射效应关注的各个方向，从传统的Si材料到新型的纳米晶体，从传统的CMOS工艺到新型的薄膜SOI工艺，从器件工艺到结构设计，各类内容均有涉及。本书中各类新兴的探测器技术、电路设计技术、新材料和创新的系统方法都是由业界和学术界的国际专家探索研究的，具有重要的学术价值，可以作为研究生课程的推荐阅读和补充材料。

【作者简介】

Krzysztof Iniewski，男，kris.iniewski@gmail.com职务职称：博士，总经理工作单位：R&D at Redlen Technologies公司，加拿大研究方向：半导体材料与器件Krzysztof Iniewski于1988年获得波兰华沙华沙理工大学电子博士学位（荣誉学位），目前在加拿大英属哥伦比亚省的一家初创公司Redlen Technologies Inc.管理研发芯片开发活动。他的研究兴趣是用于医疗和安全应用的超大规模集成电路。2004年至2006年，他是加拿大艾伯塔大学埃德蒙顿分校电气工程和计算机工程系的副教授，从事低功耗无线电路和系统的研究。在阿尔伯塔大学任职期间，他撰写了《新兴无线技术：电路、系统和设备》（CRC出版社，2007年）一书。1995年至2003年，他在PMC Sierra任职，并担任各种技术和管理职位。在加入PMC Sierra之前，从1990年到1994年，他是多伦多大学电气工程和计算机工程系的助理教授。他在国际期刊和会议上发表了100多篇研究论文。他在美国、加拿大、法国、德国和日本拥有18项国际专利。他与Carl McCrosky和Dan Minoli合著了《数据网络VLSI和光纤》（Wiley，2007）。他还是《新兴技术电路》（CRC出版社，2008年）的编辑。

刘超铭，男，1986年生人，2013年毕业于哈尔滨工业大学，授予工学博士学位，2013年至2017年，哈尔滨工业大学，任讲师，2017年至今，任副教授。自2008年以来，针对空间电子材料和器件效应科学与技术基础研究方向，紧密围绕北斗导航卫星等型号任务需求，进行了5大类50余个型号的电子元器件辐射损伤效应及抗辐照加固技术研究。

【目录】

目    录

第1章  硅的辐射损伤1

1.1  引言1

1.1.1  表面损伤1

1.1.2  体损伤1

1.2  IR与Neff的退火效应3

1.2.1  硅中的掺杂5

1.2.2  电荷俘获与收集5

1.3  硅探测器抗辐射强度评估7

1.3.1  硅探测器与高能物理实验：一个成功的范例7

1.3.2  硅探测器的抗辐射加固设计8

1.3.3  n侧信号读取传感器的辐射限度10

1.3.4  探测器厚度变化的影响12

1.3.5  强辐射下标准型和薄型硅传感器的反向电流14

1.3.6  不同单晶硅的辐射耐受性16

1.4  退火效应18

1.5  结论：ATLAS示例案例20

参考文献20

第2章  用于多类型辐射检测的抗辐射CMOS单光子成像仪24

2.1  引言24

2.2  固态单光子探测像素25

2.3  CMOS工艺APD和SPAD26

2.3.1  基本结构设计26

2.3.2  快速淬灭和恢复27

2.3.3  小型化的重要性28

2.4  抗辐射SPAD的制备与测试28

参考文献35

第3章  氢对场氧化物场效应晶体管和高K电介质的辐射响应40

3.1  引言40

3.2  本底1/f噪声40

3.3  实验细节41

3.4  结果和讨论42

3.4.1  电学测试42

3.4.2  噪声测量43

3.5  高K电介质45

3.6  总结48

参考文献49

第4章  基于薄膜SOI技术的SiGe HBT中的新型总剂量和重离子电荷收集现象56

4.1  引言56

4.2  器件结构与基本原理58

4.3  辐射效应60

4.4  单粒子翻转仿真分析66

4.5  结论68

参考文献68

第5章  标准CMOS技术中的抗辐射加固设计的参考电压和电流72

5.1  引言72

5.2  带隙参考电路的抗辐射设计方法72

5.3  典型的CMOS带隙电压求和基准74

5.4  抗辐射加固设计的参考电压75

5.5  抗辐射加固设计的参考电流78

5.6  结论80

参考文献80

第6章  纳米晶体存储器：闪存缩放和一级耐辐射器件的发展历程82

6.1  引言82

6.2  闪存（Flash）83

6.2.1  闪存概述83

6.2.2  闪存基础知识83

6.3  纳米晶体存储器89

6.3.1  概述89

6.3.2  Si纳米晶体存储器的实现91

6.3.3  纳米晶体存储单元92

6.3.4  多兆位阵列中的纳米晶体工艺集成96

6.4  辐射对非易失性存储器的影响98

6.4.1  NVM辐射效应概述98

6.4.2  纳米晶体存储器的辐射效应102

6.4.3  纳米晶体存储器（NCM）与浮栅（FG）存储器的抗辐射特性108

6.5  结论110

参考文献111

第7章  抗TID效应和SEE的SRAM抗辐射加固技术118

7.1  概述118

7.1.1  集成电路设计中的嵌入式SRAM118

7.1.2  空间辐射环境及其影响118

7.2  抗辐射加固设计（RHBD）119

7.2.1  总电离剂量（TID）效应120

7.2.2  SRAM中的单粒子效应（SEE）120

7.3  SRAM设计中的抗辐射加固技术123

7.3.1  SRAM单元的读写裕度123

7.3.2  反向体偏置125

7.3.3  RHBD SRAM单元设计125

7.4  SRAM测试结构127

7.5  TID效应测试结果128

7.5.1  VDD偏置对TID效应的影响130

7.5.2  TID对单元读写裕度的影响130

7.5.3  类型4单元132

7.5.4  具有RBB的类型1单元的阵列设计注意事项132

7.5.5  具有RBB的类型1单元的晶体管级测量134

7.5.6  测试SRAM的设计和实验134

7.5.7  具有RBB的类型1单元的SRAM测量135

7.5.8  90 nm晶体管级响应138

7.6  未加固的SRAM中的单粒子效应（SEE）139

7.7  单粒子效应（SEE）的缓解141

7.7.1  具有RBB + SC和SEE缓解的130 nm SRAM设计141

7.7.2  SRAM列电路143

7.7.3  具有RBB+SC的SRAM操作144

7.7.4  SEE的实验测量144

7.8  总结148

参考文献149

第8章  超深亚微米CMOS技术工艺SRAM中的多次翻转完整指南153

8.1  引言153

8.2  实验设备的细节154

8.2.1  关注测试算法对统计多次翻转的重要性154

8.2.2  实验设备155

8.2.3  被测器件156

8.3  实验结果157

8.3.1  MCU作为辐射源的函数158

8.3.2  MCU作为阱工程的一个功能——三阱的使用158

8.3.3  MCU作为倾斜角的函数（重离子实验）159

8.3.4  MCU作为工艺特征尺寸的函数160

8.3.5  三阱对MCU的影响161

8.3.6  MCU与电源电压的关系161

8.3.7  MCU与温度的关系162

8.3.8  MCU与位单元架构的关系162

8.3.9  在LANSCE和TRIUMF上测试MCU率163

8.3.10  MCU与衬底的关系（体硅与SOI的比较）164

8.3.11  MCU与测试模式的关系164

8.4  MCU的3D TCAD建模165

8.4.1  三阱技术中的双极性效应166

8.4.2  先进工艺的精确敏感区域168

8.5  一般结论：驱动MCU灵敏度的参数排序171

8.6  附录172

参考文献174

第9章  先进SRAM的实时软错误率特性177

9.1  引言177

9.2  测试平台和环境178

9.2.1  ASTEP178

9.2.2  LSM实验室181

9.3  实验细节181

9.3.1  测试的器件181

9.3.2  硬件装置182

9.3.3  测试程序184

9.4  实验结果184

9.4.1  实时测量185

9.4.2  加速测试187

9.5  数据分析和讨论188

9.5.1  65 nm工艺器件实时测试与加速测试的对比188

9.5.2  65 nm与130 nm工艺技术对比188

9.5.3  65 nm和130 nm工艺器件的α粒子发射率估算189

9.5.4  小结190

9.6  结论191

致谢191

参考文献192

第10章  基于SRAM的FPGA容错技术和可靠性建模195

10.1  引言195

10.2  FPGA辐射效应195

10.2.1  破坏性单粒子效应196

10.2.2  非破坏性单粒子效应196

10.2.3  FPGA中的单粒子效应197

10.3  SEU的检测和校正技术197

10.3.1  配置擦除（内存清理）197

10.3.2  重复比较198

10.4  SEU诱发错误的缓解技术198

10.4.1  三模冗余199

10.4.2  时间冗余200

10.4.3  状态机编码202

10.4.4  四重逻辑203

10.5  可靠性模型205

10.5.1  估计每个擦除周期的翻转概率206

10.5.2  估计每个擦除周期的故障概率206

10.5.3  案例研究207

10.6  结论210

致谢211

参考文献211

第11章  在基于SRAM的FPGA中确保性能稳定的三模冗余保护电路214

11.1  引言214

11.2  FPGA的SEU和MBU数据概述215

11.3  FPGA电路的TMR保护218

11.3.1  电路设计问题218

11.3.2  设计约束问题219

11.3.3  结构布局对电路设计的影响220

11.4  域交叉故障220

11.4.1  测试方法与装置221

11.4.2  测试结果224

11.4.3  结果分析224

11.5  单位翻转、多位翻转和电路设计有效性的检测228

11.5.1  相关工作229

11.5.2  STARC概述230

11.5.3  案例研究：区域限制下的可靠性问题232

11.6  结论234

参考文献234

第12章  抗SEU/SET锁相环237

12.1  引言237

12.2  表决异步信号237

12.3  稳定的PLL：使相位引起的表决错误小化239

12.4  PLL组件的SEU/SET特性244

12.4.1  环形VCO245

12.4.2  分频器246

12.4.3  Σ-Δ N分频器246

12.4.4  相位?频率检测器246

12.4.5  电荷泵247

12.4.6  环路滤波器248

12.5  对PLL使用冗余表决技术249

12.5.1  输出表决法250

12.5.2  VCO表决法251

12.6  结论252

参考文献253

第13章  半导体集成电路中辐射诱导瞬态的自主检测与表征255

13.1  引言255

13.2  软错误256

13.3  单粒子瞬态和逻辑软错误256

13.3.1  逻辑电路中的单粒子效应256

13.3.2  逻辑软错误的扩展趋势257

13.3.3  前期SET表征259

13.4  自主脉冲宽度表征260

13.4.1  通过一系列反相器的瞬态传播260

13.4.2  自触发瞬态捕获261

13.4.3  脉冲捕获电路设计262

13.4.4  脉冲捕获仿真结果263

13.4.5  测试芯片设计264

13.5  重离子测试结果266

13.5.1  130 nm工艺重离子测试267

13.5.2  90 nm工艺重离子测试269

13.5.3  基于重离子实验结果的技术趋势271

13.6  中子和α粒子诱导的瞬态272

13.6.1  中子诱导的SET的脉冲宽度272

13.6.2  α粒子诱导的SET的脉冲宽度273

13.6.3  中子和α粒子的FIT率274

13.7  总结276

参考文献276

第14章  数字电路中的软错误279

14.1  引言279

14.2  电子器件的辐射效应279

14.2.1  非破坏性故障279

14.2.2  破坏性故障280

14.2.3  累计故障280

14.3  软错误下集成电路性能的预测方法281

14.3.1  基于仿真的故障注入（SBFI）282

14.3.2  硬件故障注入（HWFI）282

14.3.3  软件实现的故障注入（SWIFI）283

14.3.4  基于混合模型的技术：硬件仿真283

14.4  电子器件抗辐射技术：抗辐射加固283

14.4.1  减少电荷产生与积累的过程285

14.4.2  减少SET的产生和传输285

14.5  电子器件中的故障容错技术285

14.5.1  空间冗余286

14.5.2  时间冗余286

14.5.3  信息冗余286

14.6  数字滤波器的专门保护技术287

14.6.1  种情况（低保护要求）289

14.6.2  第二种情况（平均保护要求）290

14.6.3  第三种情况（高保护要求）290

14.6.4  保护技术评估293

14.6.5  与TMR的比较295

14.7  结论296

参考文献297

第15章  可靠性分析中的故障注入技术综述301

15.1  引言301

15.2  故障注入系统概述302

15.3  基于模拟的故障注入304

15.3.1  使用系统级模拟的故障注入实例305

15.3.2  使用寄存器传输级模拟的故障注入实例306

15.3.3  基于模拟