印制电路板(PCB)设计技术与实践9787121315589
正版图书，可开发票，请放心购买。
￥ 126 7.5折 ￥ 168 全新
仅1件
广东广州
认证卖家担保交易快速发货售后保障
作者黄智伟
出版社电子工业出版社
ISBN9787121315589
出版时间2016-05
装帧平装
开本16开
定价168元
货号11440198
上书时间2024-12-14
- 店主推荐
- 最新上架
商品详情
- 品相描述：全新
- 商品描述
-
作者简介
黄智伟（1952.08―），曾担任衡阳市电子研究所所长、南华大学教授、衡阳市专家委员会委员，获评南华大学师德标兵，主持和参与完成“计算机无线数据通讯网卡”等科研课题20多项，申请专利8项，拥有软件著作权2项，发表论文120多篇，出版著作27部，主编出版教材21本。
目录
第1章 焊盘的设计 1
1.1 元器件在PCB上的安装形式 1
1.1.1 元器件的单面安装形式 1
1.1.2 元器件的双面安装形式 1
1.1.3 元器件之间的间距 2
1.1.4 元器件的布局形式 4
1.1.5 测试探针触点/通孔尺寸 8
1.1.6 Mark（基准点） 8
1.2 焊盘设计的一些基本要求 11
1.2.1 焊盘类型 11
1.2.2 焊盘尺寸 12
1.3 通孔插装元器件的焊盘设计 12
1.3.1 插装元器件的孔径 12
1.3.2 焊盘形式与尺寸 13
1.3.3 跨距 13
1.3.4 常用插装元器件的安装孔径和焊盘尺寸 14
1.4 SMD元器件的焊盘设计 15
1.4.1 片式电阻、片式电容、片式电感的焊盘设计 15
1.4.2 金属电极的元件焊盘设计 18
1.4.3 SOT 23封装的器件焊盘设计 19
1.4.4 SOT-5 DCK/SOT-5 DBV（5/6引脚）封装的器件焊盘设计 19
1.4.5 SOT89封装的器件焊盘设计 20
1.4.6 SOD 123封装的器件焊盘设计 21
1.4.7 SOT 143封装的器件焊盘设计 21
1.4.8 SOIC封装的器件焊盘设计 21
1.4.9 SSOIC封装的器件焊盘设计 22
1.4.10 SOPIC封装的器件焊盘设计 22
1.4.11 TSOP封装的器件焊盘设计 23
1.4.12 CFP封装的器件焊盘设计 24
1.4.13 SOJ封装的器件焊盘设计 24
1.4.14 PQFP封装的器件焊盘设计 25
1.4.15 SQFP封装的器件焊盘设计 25
1.4.16 CQFP封装的器件焊盘设计 26
1.4.17 PLCC（方形）封装的器件焊盘设计 27
1.4.18 QSOP（SBQ）封装的器件焊盘设计 27
1.4.19 QFG32/48封装的器件焊盘设计 27
1.5 DIP封装的器件焊盘设计 28
1.6 BGA封装的器件焊盘设计 29
1.6.1 BGA封装简介 29
1.6.2 BGA表面焊盘的布局和尺寸 30
1.6.3 BGA过孔焊盘的布局和尺寸 33
1.6.4 BGA信号线间隙和走线宽度 34
1.6.5 BGA的PCB层数 35
1.6.6 BGA封装的布线方式和过孔 36
1.6.7 Xilinx公司推荐的BGA、CSP和CCGA封装的PCB焊盘设计规则 36
1.6.8 VFBGA焊盘设计 39
1.6.9 LFBGA 焊盘设计 40
1.7 UCSP封装的器件焊盘设计 41
1.7.1 UCSP封装结构 42
1.7.2 UCSP焊盘结构的设计原则和PCB制造规范 42
1.7.3 UCSP和WCSP焊盘设计实例 44
1.8 DirectFET封装的器件焊盘设计 46
1.8.1 DirectFET封装技术简介 46
1.8.2 Sx系列外形器件的焊盘设计 47
1.8.3 Mx系列外形器件的焊盘设计 48
1.8.4 Lx系列外形器件的焊盘设计 48
第2章 过孔 50
2.1 过孔模型 50
2.1.1 过孔类型 50
2.1.2 过孔电容 50
2.1.3 过孔电感 51
2.1.4 过孔的电流模型 51
2.1.5 典型过孔的R、L、C参数 52
2.2 过孔焊盘与孔径的尺寸 52
2.2.1 过孔的尺寸 52
2.2.2 高密度互连盲孔的结构与尺寸 54
2.2.3 高密度互连复合通孔的结构与尺寸 56
2.2.4 高密度互连内核埋孔的结构与尺寸 57
2.3 过孔与焊盘图形的关系 58
2.3.1 过孔与SMT焊盘图形的关系 58
2.3.2 过孔到金手指的距离 59
2.4 微过孔 59
2.5 背钻 60
2.5.1 背钻技术简介 60
2.5.2 背钻设计规则 61
第3章 PCB的叠层设计 65
3.1 PCB叠层设计的一般原则 65
3.2 多层板工艺 67
3.2.1 层压多层板工艺 67
3.2.2 HDI印制板 68
3.2.3 BUM（积层法多层板）工艺 70
3.3 多层板的设计 71
3.3.1 4层板的设计 71
3.3.2 6层板的设计 72
3.3.3 8层板的设计 73
3.3.4 10层板的设计 74
3.4 利用PCB叠层设计抑制EMI辐射 76
3.4.1 PCB的辐射源 76
3.4.2 共模EMI的抑制 77
3.4.3 设计多电源层抑制EMI 78
3.4.4 利用拼接电容抑制EMI 78
3.4.5 利用边缘防护技术抑制EMI 81
3.4.6 利用内层电容抑制EMI 82
3.4.7 PCB叠层设计实例 83
3.5 PCB电源/地平面 85
3.5.1 PCB电源/地平面的功能和设计原则 85
3.5.2 PCB电源/地平面叠层和层序 86
3.5.3 PCB电源/地平面的叠层电容 90
3.5.4 PCB电源/地平面的层耦合 90
3.5.5 PCB电源/地平面的谐振 91
3.6 利用EBG结构降低PCB电源/地平面的EMI 92
3.6.1 EBG结构简介 92
3.6.2 EBG结构的电路模型 96
3.6.3 支撑介质对平面型EBG结构带隙特性的影响 98
3.6.4 利用EBG结构抑制SSN噪声 101
第4章 走线 103
4.1 寄生天线的电磁辐射干扰 103
4.1.1 电磁干扰源的类型 103
4.1.2 天线的辐射特性 103
4.1.3 寄生天线 106
4.2 PCB上走线间的串扰 107
4.2.1 互容 107
4.2.2 互感 108
4.2.3 拐点频率和互阻抗模型 110
4.2.4 串扰类型 111
4.2.5 减小PCB上串扰的一些措施 112
4.3 PCB传输线的拓扑结构 115
4.3.1 PCB传输线简介 115
4.3.2 微带线 115
4.3.3 埋入式微带线 116
4.3.4 单带状线 117
4.3.5 双带状线或非对称带状线 117
4.3.6 差分微带线和差分带状线 118
4.3.7 传输延时与介电常数 r的关系 119
4.3.8 PCB传输线设计与制作中应注意的一些问题 119
4.4 低电压差分信号（LVDS）的布线 125
4.4.1 LVDS布线的一般原则 125
4.4.2 LVDS的PCB走线设计 127
4.4.3 LVDS的PCB过孔设计 131
4.5 PCB布线的一般原则 132
4.5.1 控制走线方向 132
4.5.2 检查走线的开环和闭环 132
4.5.3 控制走线的长度 133
4.5.4 控制走线分支的长度 134
4.5.5 拐角设计 134
4.5.6 差分对走线 135
4.5.7 控制PCB导线的阻抗和走线终端匹配 136
4.5.8 设计接地保护走线 136
4.5.9 防止走线谐振 137
4.5.10 布线的一些工艺要求 137
第5章 接地 141
5.1 地线的定义 141
5.2 地线阻抗引起的干扰 141
5.2.1 地线的阻抗 141
5.2.2 公共阻抗耦合干扰 147
5.3 地环路引起的干扰 148
5.3.1 地环路干扰 148
5.3.2 产生地环路电流的原因 149
5.4 接地的分类 150
5.4.1 安全接地 150
5.4.2 信号接地 150
5.4.3 电路接地 151
5.4.4 设备接地 152
5.4.5 系统接地 153
5.5 接地的方式 153
5.5.1 单点接地 153
5.5.2 多点接地 155
5.5.3 混合接地 156
5.5.4 悬浮接地 157
5.6 接地系统的设计原则 157
5.6.1 理想的接地要求 158
5.6.2 接地系统设计的一般规则 158
5.7 地线PCB布局的一些技巧 159
5.7.1 参考面 159
5.7.2 避免接地平面开槽 160
5.7.3 接地点的相互距离 162
5.7.4 地线网络 163
5.7.5 电源线和地线的栅格 164
5.7.6 电源线和地线的指状布局形式 166
5.7.7 最小化环面积 167
5.7.8 按电路功能分割接地平面 169
5.7.9 局部接地平面 170
5.7.10 参考层的重叠 172
5.7.11 20H原则 173
第6章 去耦合 175
6.1 去耦滤波器电路的结构与特性 175
6.1.1 典型的RC和LC去耦滤波器电路结构 175
6.1.2 去耦滤波器电路的特性 177
6.2 RLC元件的射频特性 179
6.2.1 电阻（器）的射频特性 179
6.2.2 电容（器）的射频特性 179
6.2.3 电感（器）的射频特性 180
6.2.4 串联RLC电路的阻抗特性 181
6.2.5 并联RLC电路的阻抗特性 181
6.3 去耦电容器的PCB布局设计 182
6.3.1 去耦电容器的安装位置 182
6.3.2 去耦电容器的并联和反谐振 188
6.4 使用去耦电容降低IC的电源阻抗 192
6.4.1 电源阻抗的计算模型 192
6.4.2 IC电源阻抗的计算 193
6.4.3 电容器靠近IC放置的允许距离 194
6.5 PDN中的去耦电容 198
6.5.1 去耦电容器的电流供应模式 198
6.5.2 IC电源的目标阻抗 199
6.5.3 去耦电容器组合的阻抗特性 200
6.5.4 PCB上的目标阻抗 202
6.6 去耦电容器的容量计算 203
6.6.1 计算去耦电容器容量的模型 203
6.6.2 确定目标阻抗 204
6.6.3 确定大容量电容器的容量 204
6.6.4 确定板电容器的容量 205
6.6.5 确定板电容器的安装位置 206
6.6.6 减少ESLcap 207
6.6.7 m 级超低目标阻抗设计 208
6.7 片状三端子电容器的PCB布局设计 208
6.7.1 片状三端子电容器的频率特性 208
6.7.2 使用三端子电容器减小ESL 210
6.7.3 三端子电容器的PCB布局与等效电路 210
6.7.4 三端子电容器的应用 212
6.8 X2Y 电容器的PCB布局设计 213
6.8.1 采用X2Y 电容器替换穿心式电容器 213
6.8.2 X2Y电容器的封装形式和尺寸 213
6.8.3 X2Y电容器的应用与PCB布局 214
6.9 铁氧体磁珠的PCB布局设计 216
6.9.1 铁氧体磁珠的基本特性 216
6.9.2 片式铁氧体磁珠 217
6.9.3 铁氧体磁珠的选择 219
6.9.4 铁氧体磁珠在电路中的应用 220
6.9.5 铁氧体磁珠的安装位置 221
6.9.6 利用铁氧体磁珠为FPGA设计电源隔离滤波器 222
6.10 小型电源平面“岛”供电技术 229
6.11 掩埋式电容技术 229
6.11.1 掩埋式电容技术简介 229
6.11.2 使用掩埋式电容技术的PCB布局实例 230
6.12 可藏于PCB基板内的电容器 232
第7章 电源电路设计实例 233
7.1 开关型调节器PCB布局的基本原则 233
7.1.1 接地 233
7.1.2 合理布局稳压元件 234
7.1.3 将寄生电容和寄生电感减至最小 235
7.1.4 创建切实可行的电路板布局 236
7.1.5 电路板的层数 237
7.2 DC-DC转换器的PCB布局设计指南 237
7.2.1 DC-DC转换器的EMI辐射源 237
7.2.2 DC-DC转换器的PCB布局的一般原则 238
7.2.3 DC-DC转换器的PCB布局注意事项 239
7.2.4 减小DC-DC变换器中的接地反弹 245
7.2.5 基于MAX1954的DC-DC转换器PCB设计实例 251
7.2.6 基于ADP1850的DC-DC降压调节器PCB设计实例 254
7.2.7 DPA-Switch DC-DC转换器的PCB设计实例 258
7.3 开关电源的PCB设计 260
7.3.1 开关电源PCB的常用材料 260
7.3.2 开关电源PCB布局的一般原则 262
7.3.3 开关电源PCB布线的一般原则 264
7.3.4 开关电源PCB的地线设计 265
7.3.5 TOPSwitch开关电源的PCB设计实例 267
7.3.6 TOPSwitch-GX开关电源的PCB设计实例 269
第8章 时钟电路的PCB设计 272
8.1 时钟电路PCB设计的基础 272
8.1.1 信号的传播速度 272
8.1.2 时序参数 273
8.1.3 时钟脉冲不对称的原因 274
8.2 时钟电路PCB设计的一些技巧 276
8.2.1 时钟电路布线的基本原则 276
8.2.2 采用蜘蛛形的时钟分配网络 277
8.2.3 采用树状式的时钟分配网络 278
8.2.4 采用分支结构的时钟分配网络 278
8.2.5 采用多路时钟线的源端端接结构 279
8.2.6 对时钟线进行特殊的串扰保护 280
8.2.7 固定延时的调整 280
8.2.8 可变延时的调整 281
8.2.9 时钟源的电源滤波 282
8.2.10 时钟驱动器去耦电容器安装实例 283
8.2.11 时钟发生器电路的辐射噪声与控制 284
8.2.12 50～800MHz时钟发生器电路PCB设计实例 285
第9章 模拟电路的PCB设计 287
9.1 模拟电路PCB设计的基础 287
9.1.1 放大器与信号源的接地点选择 287
9.1.2 放大器的屏蔽接地方法 288
9.1.3 放大器输入端电缆屏蔽层的接地形式 289
9.1.4 差分放大器的输入端接地形式 291
9.1.5 有保护端的仪表放大器接地形式 292
9.1.6 采用屏蔽保护措施 292
9.1.7 放大器电源的去耦 293
9.2 模拟电路PCB设计实例 294
9.2.1 不同封装形式的运算放大器PCB设计实例 294
9.2.2 放大器输入端保护环设计 297
9.2.3 单端输入差分输出放大器PCB的对称设计 300
9.2.4 蜂窝电话音频放大器PCB设计实例 301
9.2.5 参数测量单元（PMU）的PCB布线要求 305
9.2.6 D类功率放大器PCB设计实例 309
9.3 消除热电压影响的PCB设计 312
9.3.1 PCB 上的热节点 312
9.3.2 温度等高线 313
9.3.3 电阻的PCB布局和热电压模型 313
9.3.4 同相放大器的热电压模型 314
9.3.5 消除热电压影响的同相和反相放大器PCB设计 315
9.3.6 消除热电压影响的差动放大器PCB设计 316
9.3.7 消除热电压影响的双运放同相放大器PCB设计 316
9.3.8 其他消除热电压影响的PCB设计技巧 317
第10章 高速数字电路的PCB设计 319
10.1 高速数字电路PCB设计的基础 319
10.1.1 时域与频域 319
10.1.2 频宽与上升时间的关系 321
10.1.3 时钟脉冲信号的谐振频率 321
10.1.4 电路的四种电性等效模型 322
10.1.5 “集总模型”与“离散模型”的分界点 323
10.1.6 传播速度与材料的介电常数之间的关系 324
10.1.7 高速数字电路的差模辐射与控制 325
10.1.8 高速数字电路的共模辐射与控制 330
10.1.9 高速数字电路的“地弹”与控制 332
10.1.10 高速数字电路的反射与控制 334
10.1.11 同时开关噪声（SSN）控制 339
10.2 Altera的MAX Ⅱ系列CPLD PCB设计实例 342
10.2.1 MAX Ⅱ系列100引脚MBGA封装的PCB布板设计实例 342
10.2.2 MAX Ⅱ系列256引脚MBGA封装的PCB布板设计实例 342
10.3 Xilinx VirtexTM-5系列PCB设计实例 343
10.3.1 Xilinx PCB设计检查项目 344
10.3.2 VirtexTM-5 FPGA的配电系统设计 346
10.3.3 VirtexTM-5 FPGA 1.0mm BGA FG676封装PCB设计实例 357
10.4 LatticeXP LFXP3TQ-100最小系统PCB设计实例 359
10.5 微控制器电路PCB设计实例 361
10.5.1 微控制器电路PCB设计的一般原则 361
10.5.2 AT89S52单片机最小系统PCB设计实例 363
10.5.3 ADuC845单片数据采集最小系统PCB设计实例 365
10.5.4 ARM S3C44B0X最小系统PCB设计实例 368
10.5.5 ARM STM32最小系统PCB设计实例 369
10.5.6 TMS320F2812 DSP最小系统PCB设计实例 372
10.6 高速接口信号的PCB设计 376
10.6.1 注意高速接口的一些关键信号 376
10.6.2 降低PCB玻璃纤维与环氧树脂的影响 376
10.6.3 高速信号导线设计要求 377
10.6.4 高速信号的参考平面 378
10.6.5 高速差分信号线布局 380
10.6.6 连接器和插座连接 381
10.6.7 通孔的连接 382
10.6.8 交流耦合电容器的放置 383
10.6.9 高速信号线的弯曲规则 384
10.6.10 PCB的叠层要求 384
10.6.11 ESD/EMI注意事项 385
第11章 模数混合电路的PCB设计 386
11.1 模数混合电路的PCB分区 386
11.1.1 PCB按功能分区 386
11.1.2 分割的隔离与互连 387
11.2 模数混合电路的接地设计 388
11.2.1 模拟地（AGND）和数字地（DGND）的连接 388
11.2.2 模拟地和数字地分割 392
11.2.3 采用“统一地平面”形式 394
11.2.4 数字和模拟电源平面的分割 395
11.2.5 最小化电源线和地线的环路面积 396
11.2.6 模数混合电路的电源和接地布局示例 398
11.2.7 多卡混合信号系统的接地 400
11.3 ADC驱动器电路的PCB设计 404
11.3.1 高速差分ADC驱动器的PCB设计 404
11.3.2 差分ADC驱动器裸露焊盘的PCB设计 405
11.3.3 低失真高速差分ADC驱动电路的PCB设计 406
11.4 ADC的PCB设计 410
11.4.1 ADC接地对系统性能的影响 410
11.4.2 ADC参考路径的PCB布局布线 412
11.4.3 3.3V双路14位ADC的PCB设计 413
11.4.4 16位SAR ADC的PCB设计 422
11.4.5 24位 - ADC的PCB设计 427
11.5 DAC的PCB设计 430
11.5.1 一个16位DAC电路 430
11.5.2 有问题的PCB设计 431
11.5.3 改进的PCB设计 433
11.6 模数混合电路PICtailTM演示板的PCB设计 435
11.7 12位称重系统的PCB设计 438
11.7.1 12位称重系统电路 438
11.7.2 没有采用接地平面的PCB设计 438
11.7.3 采用接地平面的PCB设计 439
— 没有更多了 —
以下为对购买帮助不大的评价