数字逻辑与EDA设计
全新正版 假一赔十 可开发票
￥ 42.31 7.6折 ￥ 56 全新
库存2件
北京东城
认证卖家担保交易快速发货售后保障
作者张海笑,冯永晋,江志文
出版社人民邮电出版社
ISBN9787115459343
出版时间2018-09
装帧平装
开本16开
定价56元
货号1201760446
上书时间2024-12-28
商品详情
- 品相描述：全新
- 商品描述
-
目录
第1章数字逻辑基础
1.1概述
1.1.1数字信号及模拟信号
1.1.2数字抽象
1.1.3数字信号传输时对“0”、“1”的处理
1.2数制与码制
1.2.1数制
1.2.2码制
1.2.3常用编码
1.3数字逻辑设计基础
1.3.1逻辑代数
1.3.2逻辑函数的表示方法
1.3.3逻辑函数的化简
1.3.4逻辑门电路
习题
第2章组合逻辑电路
2.1概述
2.2组合逻辑电路的分析
2.2.1组合逻辑电路的分析方法
2.2.2组合逻辑电路的分析举例
2.3常用的组合逻辑电路
2.3.1编码器
2.3.2译码器
2.3.3数据选择器
2.3.4数值比较器
2.3.5加法器
2.3.6乘法器
2.4组合逻辑电路的设计
2.4.1组合逻辑电路的设计方法
2.4.2组合逻辑电路的设计举例
2.4.3利用已有组合集成电路实现其他组合逻辑函数
2.5组合逻辑电路的时序分析
习题
第3章时序逻辑电路
3.1概述
3.1.1时序电路的基本概念及特点
3.1.2时序电路逻辑功能的表示方法
3.1.3时序电路的分类
3.2锁存器及触发器
3.2.1锁存器
3.2.2触发器
3.3时序电路的分析
3.3.1时序电路的分析方法
3.3.2时序电路的分析举例
3.4常用的时序逻辑电路
3.4.1寄存器
3.4.2计数器
3.5时序电路的设计方法
3.5.1时序电路的设计方法
3.6时序逻辑电路时序分析的基本概念
习题
第4章硬件描述语言VerilogHDL
4.1HDL简介
4.1.1关于硬件描述语言
4.1.2VerilogHDL的特点
4.1.3硬件描述语言的发展趋势
4.2初步认知
4.2.1门级风格的描述
4.2.2数据流风格的描述
4.2.3行为风格的描述
4.2.4测试平台的编写
4.2.5使用Modelsim进行仿真
4.2.6VerilogHDL在电路综合中的应用
4.3VerilogHDL基本知识
4.3.1标识符和关键字
4.3.2编写格式
4.3.3模块和端口
4.3.4系统任务和系统函数
4.3.5常用编译器指令
4.4数据类型、操作符和表达式
4.4.1值的种类
4.4.2数据类型
4.4.3操作数
4.4.4操作符
4.4.5表达式
4.5数据流建模
4.5.1关于数据流建模
4.5.2连续赋值语句
4.5.3延迟
4.6行为级建模
4.6.1过程结构
4.6.2时序控制
4.6.3语句块
4.6.4过程性赋值
4.6.5过程性连续赋值
4.6.6连续赋值、过程性赋值和过程性连续赋值
4.6.7分支语句
4.6.8循环控制语句
4.6.9任务和函数
4.7结构建模
4.7.1VerilogHDL的4个抽象层次
4.7.2内置基本门级元件
4.7.3结构建模
4.7.4用户自定义基本元件（UDP）
4.8测试平台及测试激励的建立
4.8.1关于测试平台
4.8.2测试激励的建立
4.9良好的编程风格
习题
第5章基于EDA的数字逻辑电路设计基础
5.1EDA技术简介
5.1.1EDA技术及其发展
5.1.2EDA技术实现的目标
5.1.3EDA和传统设计方法的比较
5.1.4EDA技术的发展趋势
5.2EDA设计流程及工具
5.2.1数字系统设计的一般步骤
5.2.2EDA工具及其作用
5.3FPGA简介
5.3.1关于FPGA
5.3.2FPGA的基本分类
5.3.3FPGA的体系结构
5.3.4FPGA主流厂商简介
5.3.5集成开发环境LiberoIDE
5.4IP核基础
5.4.1IP技术概述
5.4.2ActelIP核简介
5.5EDA开发综合实例1：Modelsim的使用
5.5.1门级（结构）风格的描述
5.5.2数据流风格的描述
5.5.3行为风格的描述
5.5.4混合风格的描述
5.5.5编写测试平台
5.5.6在Modelsim中进行仿真
5.6EDA开发综合实例2：LiberoIDE完整设计流程
5.6.1真值表
5.6.2逻辑表达式
5.6.3用Verilog描述2-4译码器
5.6.4编写测试平台
5.6.5FPGA开发完整流程
5.7EDA开发综合实例3：SmartDesign的使用
5.7.1使用半加器构造全加器
5.7.2与现有的全加器对比
5.7.3改造为2位串行进位加法器
5.7.4调用IP核创建2位串行进位加法器
5.8本章小结
第6章基于EDA的组合电路设计、综合及验证
6.1基本逻辑门电路
6.1.1基本逻辑门电路的Verilog设计
6.1.2基本逻辑门电路的综合
6.1.3测试平台设计
6.1.4基本逻辑门电路的验证
6.2编码器
6.2.18-3编码器（一）
6.2.28-3编码器（二）
6.2.38-3编码器（三）
6.2.474HC148设计
6.3译码器
6.3.13-8译码器（一）
6.3.23-8译码器（二）
6.3.3扩展型4511设计
6.4数据选择器
6.4.14选1数据选择器（一）
6.4.24选1数据选择器（二）
6.4.34选1数据选择器（三）
6.4.44选1数据选择器（四）
6.5数值比较器
6.5.14位数值比较器（一）
6.5.24位数值比较器（二）
6.5.374HC85设计
6.6加法器
6.6.11位半加器（一）
6.6.21位半加器（二）
6.6.31位半加器（三）
6.6.41位全加器（一）
6.6.51位全加器（二）
6.6.61位全加器（三）
6.6.74位串行（行波）进位加法器（一）
6.6.84位串行进位加法器（二）
6.6.94位超前进位加法器
6.7乘法器
6.7.1无符号4位乘法器
6.7.2有符号4位乘法器
6.8组合逻辑电路的竞争冒险问题
6.8.1竞争冒险分析
6.8.2竞争冒险的解决
6.8.3更进一步的分析
6.9组合逻辑电路的综合性实例
6.9.1实例一：补码生成电路
6.9.2实例二：有符号数的比较电路设计
6.9.3实例三：有符号数的加法电路设计
6.9.4实例四：八位二进制数转换为十进制数电路设计
6.9.5实例五：编码器扩展电路设计
习题
第7章基于EDA的时序电路设计、综合及验证
7.1锁存器
7.1.1RS锁存器（基本）一
7.1.2RS锁存器（基本）二
7.1.3门控D锁存器一
7.1.4门控D锁存器二
7.1.5带清零D锁存器一
7.1.6带清零D锁存器二
7.2触发器
7.2.1D触发器一
7.2.2D触发器二（异步清零边沿触发）
7.2.3D触发器三（同步清零边沿触发型）
7.2.4JK触发器
7.2.5RS触发器
7.2.6T触发器（异步清零）
7.3寄存器
7.3.1基本寄存器一
7.3.2基本寄存器二（异步清零异步置1）
7.3.3移位寄存器一（并入并出单向左移）
7.3.4移位寄存器二（并入串出单向左移）
7.3.5移位寄存器三（串入并出单向左移）
7.3.6移位寄存器四（串入串出单向移位）
7.4寄存器传输
7.4.1基本概念
7.4.2微操作种类
7.4.3单寄存器微操作
7.5计数器
7.5.1计数器一（四位二进制加法）
7.5.2计数器二（带置数）
7.5.374HC161设计
7.6有限状态机
7.6.1有限状态机概述
7.6.2有限状态机的设计方法
7.6.3基于状态转换图（STG）的FSM设计实例
7.6.4基于算法状态图（ASM）的FSM设计实例
7.6.5状态机设计总结
7.7时序逻辑电路的综合性实例
7.7.1实例一：计数器数码管显示电路设计
7.7.2实例二：4位数码管动态扫描显示电路的设计
7.7.3实例三：交通灯控制器
7.7.4实例四：键盘扫描器和编码器
7.7.5实例五：短跑计时器
习题
第8章数字逻辑的综合
8.1关于综合的再介绍
8.1.1逻辑综合
8.1.2RTL综合
8.1.3不错综合
8.2VerilogHDL基本语句的综合
8.2.1连续性赋值语句
8.2.2过程赋值语句的综合
8.2.3逻辑运算符的综合
8.2.4算术运算符的综合
8.2.5关系运算符的综合
8.2.6移位（shift）运算符的综合
8.2.7位选择综合
8.2.8条件表达式的综合
8.2.9always语句的综合
8.2.10if语句的综合
8.2.11case语句的综合
8.2.12循环语句的综合
8.2.13函数的综合
8.2.14任务的综合
8.2.15任意值/高阻的综合
8.2.16锁存器的综合
8.3可综合问题
参考文献
内容摘要
全书共分三个部分：经典篇、现代篇及实验篇，经典篇（-3章）主要介绍数字电路的基本概念、基础知识以及组合与时序逻辑电路的分析和设计方法。现代篇（第4-7章）介绍Verilog HDL的基本语法以及基于Verilog HDL和EDA工具的数字电路设计方法，其中第4、5章介绍基本概念和Verilog HDL语法，并给出了几个详细例子的设计流程，是设计的基础。第6、7章介绍基本组合逻辑电路和时序电路的设计、综合及验证方法，其中第7章的综合例子由浅入深，尝试引导读者进行实际应用的设计。实验篇（第8章）是配合-7章的实验部分，主要介绍自主研发的能接近满足本课程实验需求的实验箱、基于此实验箱的数字逻辑实验，以及用EDA工具进行数字逻辑设计、仿真及在实验箱上进行验证。
主编推荐
— 没有更多了 —
以下为对购买帮助不大的评价