国外电子与通信教材系列：Verilog数字VLSI设计教程

图书标准信息

• 作者 [美]威廉斯 著；李林、陈亦欧、郭志勇 译
• 出版社 电子工业出版社
• 出版时间 2010-07
• 版次 1
• ISBN 9787121109911
• 定价 45.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 318页
• 字数 531千字
• 丛书 国外电子与通信教材系列

【内容简介】

本书分成多个课程段，讲授数字IC设计中常用技能与技术、工程设计中通常遇到的具体设计调试方法。其中包括数字IC设计流程中会遇到的诸多典型实例（计数器类型与结构、数据存储与Verilog阵列、状态机、FIFO等）以及典型问题（上升-下降延迟、串并转换、时序检查等），尤其是IC设计中PLL设计应用、时序仿真中的延迟反标注、DFT、设计验证等IC工程设计中的实用技术。通过给出设计实例，讲解此类问题的解决方案。
本书重在提高工程实践能力，读者对象为有一定硬件设计经验和数字电路基础的工程师以及掌握Verilog基本语法和数字设计基础知识的本科生。该书给出多个各自独立的单元，分别针对某个具体设计实例或设计中需要解决的问题展开详细讨论。自学的读者可以根据工作或学习的实际需要重点学习某些单元。作为培训教程，培训师可根据客户需求从众多练习中精选一部分开设专题讲座。

【作者简介】

作者：(美国)威廉斯译者：李林郭志勇陈亦欧

【目录】

第0章概述
第1章Verilog入门
第2章Verilog基础知识1
第3章Verilog基础知识2
第4章锁相环和串行/解串器入门
第5章存储与数组
第6章计数器
第7章强度和竞争
第8章状态机和FIFO
第9章事件
第10章内建器件
第11章顺序控制和并发
第12章层次和generate
第13章函数、任务和串并转换
第14章UDP和开关级模型
第15章参数和层次
第16章配置和时序
第17章时序检查和断言
第18章解串器和升级PLL
第19章升级解串器
第20章完成串行/解串器
第21章可测性设计和全双工串行/解串器
第22章SDF
第23章Verilog语言总结
第24章深亚微米的问题及其验证