TigerSHARC处理器技术及其应用

图书标准信息

• 作者 冯小平 著
• 出版社 西安电子科技大学出版社
• 出版时间 2010-10
• 版次 1
• ISBN 9787560624716
• 定价 40.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 442页
• 字数 672千字
• 丛书 21世纪高等学校电子信息类规划教材

【内容简介】

《TigerSHARC处理器技术及其应用》是高等学校电子信息类专业本科和研究生的DSP技术及其应用课程的教材，在介绍ADI公司的浮点TigerSHARC系列DSP的内核结构、存储器组织和总线结构、接口技术及其指令系统的基础上，重点讨论了TS101S和TS201S的程序设计、接口设计和系统设计技术，并给出了几个基于TS101S和TS201S的信号处理器系统的设计实例。本书在介绍TigerSHARC系列DSP基础知识的同时，立足于实际应用系统的设计要求，注重基本原理与实际应用相结合，可使读者快速掌握DSP的基本原理及其在数字信号处理中的应用技巧。
《TigerSHARC处理器技术及其应用》既可作为电子信息类专业DSP应用技术课程的本科生和研究生教材，也可作为相关专业高年级本科生和研究生及从事DSP技术设计和开发的专业技术人员的参考书。

【目录】

第1章概述
1.1数字信号处理器的基本概念和特点
1.1.1数字信号处理器的基本概念
1.1.2数字信号处理器的特点
1.2数字信号处理器的发展历史和应用
1.2.1数字信号处理器的发展历史
1.2.2数字信号处理器的应用
1.3ADI公司的DSP系列简介
1.3.1Blackfin系列定点处理器
1.3.2SHARC系列DSP的基本特点
1.3.3TigerSHARC系列DSP的特点
第2章TS系列DSP的内核结构
2.1TS系列DSP的内核结构概述
2.1.1TS101S的内核结构概述
2.1.2TS20XS的内核结构概述
2.2TS处理器的运算模块
2.2.1运算模块的组成
2.2.2运算模块的寄存器
2.2.3算术逻辑单元ALU
2.2.4乘法器
2.2.5移位器
2.2.6TS201S的通信逻辑处理单元（CLU）
2.3TS处理器的整型算术逻辑单元
2.3.1IALU结构
2.3.2IALU的寄存器
2.3.3IALU算术、逻辑和函数操作
2.4TS101S的程序控制器
2.4.1程序控制器的功能
2.4.2程序控制器的寄存器
2.4.3指令对齐缓冲池（IAB）
2.4.4分支地址缓冲池（BTB）
2.4.5程序控制器的使用实例
2.5TS20XS的程序控制器
2.5.1程序控制器的寄存器
2.5.2程序控制器的指令流水
2.5.3指令对齐缓冲池（IAB）和分支地址缓冲池（BTB）
第3章TS系列DSP的存储器及寄存器
3.1TS101S处理器的总线
3.1.1TS101S的内部总线
3.1.2TS101S的外部总线
3.1.3总线控制与状态寄存器
3.1.4多处理器连接与总线仲裁
3.1.5主机接口
3.2TS101S的存储器组织
3.2.1全局寻址空间
3.2.2外部存储器寻址空间
3.2.3内部存储器寻址空间
3.2.4多处理器空间和主机寻址空间
3.3TS101S的寄存器组
3.3.1寄存器分组
3.3.2运算模块中的寄存器组
3.3.3IALU的寄存器组
3.3.4程序控制器的寄存器组
3.3.5中断向量表寄存器组
3.3.6外部口（EP）寄存器组
3.4TS20XS的总线
3.4.1TS20XS的内部总线
3.4.2TS20XS的SOC接口
3.5TS201S的存储器组织
3.5.1TS201S的寻址空间
3.5.2全局寻址映射空间
3.5.3主机寻址空间
3.5.4外部存储器寻址空间
3.5.5多处理器寻址空间
3.5.6处理器内部存储空间
3.5.7TS201S的内部存储器组织
3.6TS201S处理器的寄存器组
3.6.1运算块寄存器组
3.6.2IALU寄存器组
3.6.3程序控制器寄存器组
3.6.4Cache寄存器组（存储器控制寄存器）
3.6.5中断寄存器组
3.6.6DMA控制和状态寄存器组
3.6.7链路口寄存器组
3.6.8外部总线接口寄存器组
第4章TS系列DSP的I/O资源
4.1TS处理器的中断
4.1.1TS处理器的中断源
4.1.2TS处理器的中断向量
4.1.3可编程的中断控制寄存器
4.1.4中断处理过程
4.1.5中断返回与异常
4.1.6中断服务程序实例
4.2TS处理器的DMA传输
4.2.1DMA控制器与传输控制块
4.2.2DMA控制与状态寄存器
4.2.3链式DMA与二维DMA
4.2.4外部口DMA
4.2.5AutoDMA与链路口DMA
4.3TS101S的链路口
4.3.1链路口资源
4.3.2链路口通信协议
4.3.3链路口控制及状态寄存器
4.4TS20XS处理器的链路口
4.4.1TS20XS链路口结构
4.4.2链路口的控制和状态寄存器
4.4.3链路口的连接方式和工作
4.4.4链路口通信协议
4.4.5链路口的传输延迟
4.4.6链路口的故障检测机制
第5章TS系列DSP的指令系统
5.1TS系列DSP的数据格式
5.1.1单精度浮点数据格式
5.1.2扩展精度浮点数据格式
5.1.3定点数据格式
5.2TS系列DSP的指令结构和寄存器
5.2.1指令行结构
5.2.2寄存器名称和使用
5.3存储器的寻址和访问方式
5.3.1直接和间接寻址
5.3.2循环寻址
5.3.3位反序寻址
5.3.4存储器的访问类型
5.3.5寄存器传送和立即数扩展操作
5.4TS处理器的指令
5.4.1ALU指令
5.4.2CLU指令
5.4.3乘法器指令
5.4.4移位器指令
5.4.5IALU指令
5.4.6IALU加载/存储/传输指令
5.5TS处理器的指令并行规则和约束条件
5.5.1指令并行规则
5.5.2并行指令的通用约束
5.5.3计算块指令约束
5.5.4IALU指令约束
5.5.5程序控制指令约束
第6章TS系列DSP的程序设计与开发
6.1TS处理器程序设计概述
6.2汇编器和汇编语言程序设计
6.2.1标识符和运算符
6.2.2预处理伪指令
6.2.3汇编伪指令
6.2.4汇编程序举例
6.3C编译器和C程序设计
6.3.1C编译器的特点
6.3.2C编译器支持的数据类型
6.3.3实时运行模式与实时运行库
6.3.4C/C++与汇编程序接口
6.3.5C程序优化
6.3.6程序优化的实例
6.4链接器和LDF（链接描述文件）
6.4.1链接器
6.4.2LDF文件中常用的链接器命令
6.4.3LDF文件的编写
6.5VisualDSP++集成开发工具
6.5.1集成开发工具及其特点
6.5.2利用IDDE进行程序开发的过程
6.5.3Debugger工具及其使用
第7章TS系列DSP的接口技术
7.1TS处理器外部总线接口技术
7.1.1TS处理器的外部总线概述
7.1.2EPROM和Flash接口
7.1.3典型外部总线接口范例
7.2主机接口
7.3SDRAM接口
7.3.1SDRAM接口信号
7.3.2SDRAM编程
7.3.3SDRAM接口扩展举例
7.4TS处理器与常用器件的接口技术
7.4.1与双口RAM的接口技术
7.4.2与ADC的接口技术
7.4.3与DAC的接口技术
7.5TS处理器的DMA传输
7.5.1内部存储器到外部存储器的DMA
7.5.2链式DMA与二维DMA
7.5.3链路口DMA
第8章TS系列DSP系统设计技术
8.1TS处理器的复位电路设计
8.1.1TS101S的复位方式
8.1.2TS101S处理器复位电路设计
8.2TS处理器的引导模式和引导程序
8.2.1TS处理器的引导模式
8.2.2引导程序的生成方法
8.2.3引导程序举例
8.3初始化程序和特殊引脚
8.3.1初始化参数
8.3.2初始化程序举例
8.3.3特殊引脚功能说明
8.4TS处理器系统时钟设计
8.4.1TS101S系统时钟设计
8.4.2TS201S的系统时钟设计
8.5TS处理器电源单元设计
8.5.1TS处理器电源供电的特点和要求
8.5.2TS101S的电源单元设计
8.5.3TS201S处理器电源滤波要求
8.5.4TS201S处理器电源设计
8.5.5TS201S系统功耗及散热设计
8.6JTAG接口设计
8.6.1硬件仿真器概述
8.6.2JTAG连接
8.6.3ICE配置与测试
8.7信号处理系统设计
8.7.1处理器类型的选择
8.7.2信号处理器体系设计
8.7.3信号处理器PCB拓扑设计
8.8多处理器系统的数据传输和同步协调技术
8.8.1多处理器系统的数据传输方式
8.8.2系统工作的协调和同步方法
8.8.3多处理器系统的并行流水工作
第9章TS系列DSP系统设计实例
9.1通信信号参数估计的例子
9.1.1基于高阶循环累积量的载频估计
9.1.2通信信号参数分析的硬件及软件实现
9.2脉冲分选的例子
9.2.1PRI变换
9.2.2脉冲分选硬件和软件实现
9.3通信信号监测系统设计实例
9.3.1系统需求
9.3.2设计思路
9.3.3系统硬件设计
9.3.4系统软件设计
9.4链路口耦合构成多处理器系统
9.4.1处理器系统组成
9.4.2脉冲压缩和固定杂波对消处理
9.4.3动目标检测（MTD）
9.4.4恒虚警处理
9.5多DSP系统的设计实例
9.5.1WCDMA基带处理板功能
9.5.2WCDMA基带处理板时序要求
9.5.3WCDMA基带处理板硬件方案
参考文献