半导体集成电路/ 八五品有笔记划线每天下午五点半之前下单当天发货

图书标准信息

• 作者 余宁梅、杨媛 著
• 出版社 科学出版社
• 出版时间 2011-08
• 版次 1
• ISBN 9787030317926
• 定价 38.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 299页
• 字数 99999千字

【内容简介】

《普通高等教育电子科学与技术类特色专业系列教材·国家级精品课程主干教材：半导体集成电路》在简述了集成电路的基本概念、发展和面临的主要问题后，首先介绍了半导体集成电路的主要制造工艺、基本元器件的结构和工作原理；然后重点讨论了数字集成电路中的组合逻辑电路、时序逻辑电路、存储器、逻辑功能部件；最后介绍了模拟集成电路中的关键电路和数一模、模一数转换电路。《普通高等教育电子科学与技术类特色专业系列教材·国家级精品课程主干教材：半导体集成电路》内容系统全面，与实际紧密结合。叙述深人浅出，易于自学。为了方便教师授课，全书配有课件。《普通高等教育电子科学与技术类特色专业系列教材·国家级精品课程主干教材：半导体集成电路》可作为大专院校电子科学与技术和半导体专业的专业课教材，也可作为相关领域研究生和工程技术人员的参考书。

【目录】

丛书序
序
前言
第1章绪论
1.1半导体集成电路的概念
1.1.1半导体集成电路的基本概念
1.1.2半导体集成电路的分类
1.2半导体集成电路的发展过程
1.3半导体集成电路的发展规律
1.4半导体集成电路面临的问题
1.4.1深亚微米集成电路设计面临的问题与挑战
1.4.2深亚微米集成电路性能面临的问题与挑战
1.4.3深亚微米集成电路工艺面临的问题与挑战
技术展望：摩尔定律的扩展
习题

第2章双极集成电路中的元件形成及其寄生效应
2.1双极集成电路的制造工艺
2.1.1双极型晶体管的单管结构和工作原理
2.1.2双极集成晶体管的结构与制造工艺
2.2理想本征双极晶体管的埃伯斯一莫尔（EM）模型
2.2.1一结两层二极管（单结晶体管）的EM模型
2.2.2两结三层三极管（双结晶体管）的EM模型
2.2.3三结四层三极管（多结晶体管）的EM模型
2.3集成双极晶体管的有源寄生效应
2.3.1npn管工作于正向工作区和截止区的情况
2.3.2npn管工作于反向工作区的情况
2.3.3npn管工作于饱和区的情况
2.3.4降低寄生pnp管的方法
技术展望：SiGe异质结双极晶体管
习题

第3章MOS集成电路中的元件形成及其寄生效应
3.1MOSFET晶体管的制造工艺
3.1.1MOSFET晶体管器件结构与工作原理
3.1.2MOSFET的制造工艺
3.2CMOS集成电路的制造工艺
3.2.1p阱CMOS工艺
3.2.2n阱CMOS工艺
3.2.3双阱CMOS工艺
3.3Bi-CMOS集成电路的制造工艺
3.3.1以CMOS工艺为基础的Bi-CMOS工艺
3.3.2以双极型工艺为基础的Bi-CMOS工艺
3.4MOS集成电路中的有源寄生效应
3.4.1场区寄生MOSFET
3.4.2寄生双极型晶体管
3.4.3CMOS集成电路中的闩锁效应
技术展望：绝缘体上硅（SOI）技术
习题

第4章集成电路中的无源元件
4.1集成电阻器
4.1.1双极集成电路中的常用电阻
4.1.2MOS集成电路中常用的电阻
4.2集成电容器
4.2.1双极集成电路中常用的集成电容器
4.2.2MOS集成电路中常用的电容器
4.3互连线
4.3.1多晶硅互连线
4.3.2扩散层连线
4.3.3金属互连线
技术展望：铁电电容器
习题

第5章MOS晶体管基本原理与MOS反相器电路
5.1MOS晶体管的电学特性
5.1.1MOS晶体管基本电流方程的导出
5.1.2MOS晶体管I-V特性
5.1.3MOS晶体管的阈值电压和导电特性
5.1.4MOS晶体管的衬底偏压效应
5.1.5MOS晶体管的二级效应
5.1.6MOS晶体管的电容
5.2MOS反相器
5.2.1反相器的基本概念
5.2.2E／R型nMOS反相器（电阻负载型MOS反相器）
5.2.3E／E型nMOS反相器（增强型nMOS负载反相器）
5.2.4E／D型nMOS反相器（耗尽型nMOS负载反相器）
5.2.5CMOS反相器
技术展望：3D晶体管
习题

第6章CMOS静态门电路
6.1基本CMOS静态门
6.1.1CMOS与非门
6.1.2CMOS或非门
6.2CMOS复合逻辑门
6.2.1异或门
6.2.2其他复合逻辑门
6.3MOS管的串并联特性
6.3.1晶体管串联的情况
6.3.2晶体管并联的情况
6.3.3晶体管尺寸的设计
6.4CMOS静态门电路的功耗
6.4.1CMOS静态逻辑门电路功耗的组成
6.4.2降低电路功耗的方法
6.5CMOS静态门电路的延迟
6.5.1延迟时间的估算方法
6.5.2缓冲器最优化设计
6.6功耗和延迟的折中
技术展望：减少短脉冲干扰信号功耗
习题

第7章传输门逻辑和动态逻辑电路
7.1基本的传输门
7.1.1nMOS传输门
7.1.2pMOS传输门
7.1.3CMOS传输门
7.2传输门逻辑电路
7.2.1传输门逻辑电路举例
7.2.2传输门逻辑的特点
7.3基于二叉判决图BDD的传输门逻辑生成方法
7.4基本动态CMOS逻辑电路
7.4.1基本CMOS动态逻辑电路的工作原理
7.4.2动态逻辑电路的优缺点
7.5传输门隔离动态逻辑电路
7.5.1传输门隔离动态逻辑电路工作原理
7.5.2传输门隔离多级动态逻辑电路的时钟信号
7.5.3多米诺逻辑
7.6动态逻辑电路中存在的问题及解决方法
7.6.1电荷泄漏
7.6.2电荷共享
7.6.3时钟馈通
7.6.4体效应
技术展望：如何选择逻辑类型
习题

第8章时序逻辑电路
8.1电荷的存储机理
8.1.1静态存储机理
8.1.2动态存储机理
8.2电平敏感锁存器
8.2.1SR静态锁存器
8.2.2时钟脉冲控制SR静态锁存器
8.2.3CMOS静态逻辑结构D锁存器
8.2.4基于传输门多选器的D锁存器
8.2.5动态锁存器
8.3边沿触发寄存器
8.3.1寄存器的几个重要参数（建立时间、维持时间、传输时间）
8.3.2CMOS静态主从结构寄存器
8.3.3传输门多路开关型寄存器
8.3.4C2MOS寄存器
8.4其他类型寄存器
8.4.1脉冲触发锁存器
8.4.2灵敏放大器型寄存器
8.4.3灵敏放大器型寄存器
8.5带复位及使能信号的D寄存器
8.5.1同步复位D寄存器
8.5.2异步复位D寄存器
8.5.3带使能信号的同步复位D寄存器
8.6寄存器的应用及时序约束
8.6.1计数器
8.6.2时序电路的时序约束
技术展望：异步数字系统
习题

第9章MOS逻辑功能部件
9.1多路开关
9.2加法器和进位链
9.2.1加法器定义
9.2.2全加器电路设计
9.2.3进位链
9.3算术逻辑单元
9.3.1以传输门为主体的算术逻辑单元
9.3.2以静态逻辑门电路为主体的算术逻辑单元
9.4移位器
9.5乘法器
技术展望：片上系统（SOC）技术
习题

第10章半导体存储器
10.1存储器概述
10.1.1存储器的分类
10.1.2存储器的相关性能参数
10.1.3半导体存储器的结构
10.2非挥发性只读存储器
10.2.1ROM的基本存储单元
10.2.2MOSOR和NOR型ROM
10.2.3MOSNAND型ROM
10.2.4预充式ROM
10.2.5一次性可编程ROM
10.3非挥发性读写存储器
10.3.1可擦除可编程ROM
10.3.2电可擦除可编程ROM
10.3.3FLASH存储器
10.4随机存取存储器
10.4.1SRAM
10.4.2DRAM
10.5存储器外围电路
10.5.1地址译码单元
10.5.2灵敏放大器
10.5.3时序和控制电路
技术展望：高密度存储器
习题

第11章模拟集成电路基础
11.1模拟集成电路中的特殊元件
11.1.1MOS可变电容
11.1.2集成双极型晶体管
11.1.3集成MOS管
11.2MOS晶体管及双极晶体管的小信号模型
11.2.1MOS晶体管的小信号模型
11.2.2双极晶体管的小信号模型
11.3恒流源电路
11.3.1电流源
11.3.2电流基准电路
11.4基准电压源电路
11.4.1基准电压源的主要性能指标
11.4.2带隙基准电压源的基本原理
11.5单级放大器
11.5.1MOS集成电路中的单级放大器
11.5.2双极集成电路中的单级放大器
11.6差动放大器
11.6.1MOS差动放大器
11.6.2双极晶体管差动放大器
技术展望：低压低功耗模拟集成电路技术
习题

第12章D／A及A／D变换器
12.1D／A变换器基本概念
12.1.1D／A变换器基本原理
12.1.2D／A变换器的分类
12.1.3D／A变换器的技术指标
12.2D／A变换器的基本类型
12.2.1电流定标D／A变换器
12.2.2电压定标D／A变换器
12.2.3电荷定标D／A变换器
12.3A／D变换器的基本概念
12.3.1A／D变换器基本原理
12.3.2A／D变换器的分类
12.3.3A／D变换器的主要技术指标
12.4A／D变换器的常用类型
12.4.1积分型A／D变换器
12.4.2逐次逼近式（SAR）A／D变换器
12.4.3∑-△A／D变换器
12.4.4全并行ADC
12.4.5流水线A／D变换器
技术展望：A／D变换器的发展方向
习题
参考文献