模拟电路版图艺术

图书标准信息

• 作者 黑斯廷斯（Hastings,A） 著；王志功 主 译
• 出版社 清华大学出版社
• 出版时间 2007-09
• 版次 1
• ISBN 9787302149613
• 定价 59.00元
• 装帧 平装
• 开本 其他
• 纸张 胶版纸
• 页数 543页
• 字数 762千字

【内容简介】

讲到集成电路设计，人们通常把它视为一门技术。而模拟集成电路的设计，迄今为止，设计工具还没有太多超出CAD（计算机辅助设计）的范畴。其原因在于，模拟集成电路设计呈现太多的变化，需要太多设计者的知识、智慧和实践。其电路构建、分析和仿真是如此，其版图设计也是如此。而且，模拟电路版图设计还具有绘画等艺术品的直观可视性。因而，模拟电路版图设计不仅仅是一门技术，同时还是一门艺术。本质上它是一门蕴涵大量知识和技术的艺术创作过程。

  本书不仅介绍了器件物理特性和半导体制造的一些细节，讲解了电阻、电容、双极型晶体管和场效应晶体管的版图设计的基本技术，对集成电路版图设计入门者具有直接的指导和帮助作用，而且还用几章的内容讨论了集成电路器件失效机制和匹配等重要的实践性题目，以及包括器件合并、保护环、静电保护结构和布局等高级题目，对熟练的集成电路设计工程师亦有深刻的启发和广泛的借鉴意义。

【目录】

第1章  器件物理

  1.1  半导体

    1.1.1  产生与复合

    1.1.2  非本征半导体

    1.1.3  扩散与漂移

  1.2  PN结

    1.2.1  耗尽区

    1.2.2  PN二极管

    1.2.3  肖特基二极管

    1.2.4  齐纳二极管

    1.2.5  欧姆接触

  1.3  双极结型晶体管

    1.3.1  β

    1.3.2  I-V特性

  1.4  MOS晶体管

    1.4.1  阈值电压

    1.4.2  I-V特性

  1.5  结型场效应管

  1.6  总结

  1.7  习题

第2章  半导体制造

  2.1  硅制造

    2.1.1  晶体的生长

    2.1.2  晶圆制造

    2.1.3  硅晶体结构

  2.2  光刻

    2.2.1  光刻胶

    2.2.2  光掩膜和母版

    2.2.3  图案形成

  2.3  氧化物的生长和去除

    2.3.1  氧化物的生长和沉积

    2.3.2  氧化物的去除

    2.3.3  氧化层的增长和去除的其他效应

    2.3.4  局部硅氧化（LOCOS）

  2.4  扩散与离子注入

    2.4.1  扩散

    2.4.2  扩散的其他作用

    2.4.3  离子注入

  2.5  硅沉积

    2.5.1  外延

    2.5.2  多晶硅沉积

  2.6  金属层制作

    2.6.1  铝的沉积与去除

    2.6.2  难熔的防护金属

    2.6.3  硅化物

    2.6.4  层间氧化物、层间氮化物和保护层

  2.7  封装

    2.7.1  贴装与焊接

    2.7.2  封装

  2.8  总结

  2.9  习题

第3章  代表性工艺

  3.1  标准双极型

    3.1.1  基本特征

    3.1.2  制造工序

    3.1.3  可用器件

    3.1.4  工艺扩展

  3.2  多晶硅栅CMOS

    3.2.1  基本特征

    3.2.2  制造工序

    3.2.3  可用器件

    3.2.4  工艺扩展

  3.3  模拟BiCMOS

    3.3.1  基本特征

    3.3.2  制作顺序

    3.3.3  可利用器件

  3.4  总结

  3.5  习题

第4章  失效机理

  4.1  电气过载

    4.1.1  静电放电（ESD）

    4.1.2  电迁徙

    4.1.3  天线效应

  4.2  污染

    4.2.1  干腐蚀

    4.2.2  可移动离子污染

  4.3  表面影响

    4.3.1  热载流子注入

    4.3.2  寄生沟道和电荷散布

  4.4  寄生参数

    4.4.1  衬底失偏

    4.4.2  少数载流子注入

  4.5  总结

  4.6  习题

第5章  电阻

  5.1  电阻率和方块电阻

  5.2  电阻的版图

  5.3  电阻可变性

    5.3.1  工艺变化

    5.3.2  温度变化

    5.3.3  非线性

    5.3.4  接触电阻

  5.4  电阻的寄生效应

  5.5  各种电阻的比较

    5.5.1  基区电阻

    5.5.2  射区电阻

    5.5.3  基区夹扁电阻

    5.5.4  高方块值电阻

    5.5.5  外延区夹扁电阻

    5.5.6  金属电阻

    5.5.7  多晶硅电阻

    5.5.8  NSD和PSD电阻

    5.5.9  N阱电阻

    5.5.10  薄膜电阻

  5.6  调整电阻值

    5.6.1  可调电阻

    5.6.2  微调电阻

  5.7  总结

  5.8  习题

第6章  电容

  6.1  电容量

  6.2  电容的变化

    6.2.1  工艺变化

    6.2.2  电压调制与温度变化

  6.3  电容的寄生效应

  6.4  可用电容的比较

    6.4.1  基极-发射极结电容

    6.4.2  MOS电容

    6.4.3  多晶硅-多晶硅电容

    6.4.4  电容器的种种变型

  6.5  总结

  6.6  习题

第7章  电容与电阻的匹配

  7.1  失配测量

  7.2  失配的起因

    7.2.1  随机统计起伏

    7.2.2  工艺偏差

    7.2.3  图形移位

    7.2.4  多晶硅刻蚀速率的改变

    7.2.5  相互扩散作用

    7.2.6  应力梯度和封装偏移

    7.2.7  温度梯度和热电效应

    7.2.8  静电相互作用

  7.3  器件匹配的规则

    7.3.1  电阻匹配规则

    7.3.2  电容匹配规则

  7.4  总结

  7.5  习题

第8章  双极型晶体管

  8.1  有关双极型晶体管工作的讨论

    8.1.1  β值的下降

    8.1.2  雪崩击穿

    8.1.3  热崩和二次击穿

    8.1.4  NPN型晶体管的饱和

    8.1.5  横向PNP晶体管的饱和

    8.1.6  双极型晶体管的寄生效应 

  8.2  标准双极型小信号晶体管

    8.2.1  标准双极型NPN晶体管

    8.2.2  标准双极型衬底PNP晶体管

    8.2.3  标准双极型横向PNP晶体管

    8.2.4  高压双极型晶体管

  8.3  可供选择的小信号双极型晶体管

    8.3.1  标准双极型硅工艺的扩展

    8.3.2  模拟BiCMOS 双极型晶体管

    8.3.3  CMOS工艺中的双极型晶体管

    8.3.4  先进工艺的双极型晶体管

  8.4  总结

  8.5  习题

第9章  双极型晶体管应用

  9.1  功率双极型晶体管

    9.1.1  NPN功率晶体管的失效机理

    9.1.2  功率NPN晶体管的版图设计

    9.1.3  饱和度检测与限制

  9.2  双极型晶体管的匹配

    9.2.1  随机变化

    9.2.2  发射极负反馈

    9.2.3  N型掩埋层阴影区（NBL Shadow）

    9.2.4  热梯度

    9.2.5  应力梯度

  9.3  双极型晶体管的匹配规则

    9.3.1  匹配NPN晶体管的设计规则

    9.3.2  横向PNP晶体管的匹配设计规则

  9.4  总结

  9.5  习题

第10章  二极管

  10.1  基于标准双极型工艺的二极管

    10.1.1   二极管接法的晶体管

    10.1.2  齐纳二极管

    10.1.3  肖特基二极管

  10.2  基于CMOS工艺和BiCMOS工艺的二极管

  10.3  匹配二极管

    10.3.1  PN二极管匹配

    10.3.2  齐纳管匹配

    10.3.3  肖特基管匹配

  10.4  总结

  10.5  习题

第11章  MOS晶体管

  11.1  基本概念

    11.1.1  MOS晶体管模型

    11.1.2  MOS管的寄生参数

  11.2  自对准多晶硅栅极CMOS晶体管

    11.2.1  对MOS晶体管编码

    11.2.2  N阱和P阱工艺

    11.2.3  沟道停止

    11.2.4  阈值调整注入

    11.2.5  晶体管的收缩

    11.2.6  变体结构

    11.2.7  背栅接触孔

  11.3  总结

  11.4  习题

第12章  MOS晶体管应用

  12.1  扩压晶体管

    12.1.1  LDD和DDD晶体管

    12.1.2  漏极延伸晶体管

    12.1.3  多类栅极氧化

  12.2  功率MOS晶体管

    12.2.1  传统的MOS功率晶体管

    12.2.2  DMOS晶体管

  12.3  JFET晶体管

    12.3.1  JEFT模型

    12.3.2  JFET版图

  12.4  MOS晶体管匹配

    12.4.1  几何因素

    12.4.2  扩散和蚀刻的影响

    12.4.3  热和应力效应

    12.4.4  MOS晶体管的共质心版图

  12.5  MOS管匹配规则

  12.6  总结

  12.7  习题

第13章  专题讨论

  13.1  合并的器件 

    13.1.1  含缺陷的器件合并 

    13.1.2  成功的器件合并 

    13.1.3  低风险合并的器件

    13.1.4  含中等程度风险的器件合并

    13.1.5  设计新的合并器件

  13.2  保护环

    13.2.1  标准的双极型电子保护环

    13.2.2  标准双极型工艺的空穴保护环

    13.2.3  CMOS 和BiCMOS中的保护环

  13.3  单层互连

    13.3.1  模仿版图和棒状图

    13.3.2  交叉连线技术

    13.3.3  隧道类型

  13.4  构建焊盘环

    13.4.1  划片槽和校准标识符

    13.4.2  键合焊盘、修正焊盘和测试焊盘

    13.4.3  静电保护结构

    13.4.4  选择ESD结构

  13.5  习题

第14章  装配芯片

  14.1  芯片规划

    14.1.1  单元面积的估算

    14.1.2  芯片面积估算

    14.1.3  毛利率

  14.2  布局

  14.3  顶层互连

    14.3.1  通道式布线的基本原则

    14.3.2  特别的布线技巧

    14.3.3  电迁徙

    14.3.4  最小化应力影响

  14.4  总结

  14.5  习题

附录A  文中的缩写表 

附录B  立方晶体的密勒指数 

附录C  版图规则实例 

  C.1 标准双极型工艺规则

  C.2 多晶硅栅极CMOS工艺规则

  C.3 版图规则语法

附录D  数学推导 

附录E  版图编辑软件的来源 

中英文名词对照表