Verilog HDL数字系统设计及实践

图书标准信息

• 作者 刘睿强 著
• 出版社 电子工业出版社
• 出版时间 2011-01
• 版次 1
• ISBN 9787121120213
• 定价 29.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 213页
• 字数 358千字
• 正文语种 简体中文
• 丛书 新编电气与电子信息类规划教材

【内容简介】

《VerilogHDL数字系统设计及实践》介绍硬件描述语言VerilogHDL及电路设计方法，共11章，主要内容包括：Verilog层次化设计、Verilog基本语法、Verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次Verilog描述形式与电路建模、任务和函数、编译预处理、Verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。
《VerilogHDL数字系统设计及实践》可作为高等学校电子信息类相关课程的教材，也可供相关工程技术人员学习参考。

【目录】

第1章veriloghdl层次化设计
1.1一个简单的例子——4位全加器的设计
1.2模块和端口
1.2.1模块定义
1.2.2端口定义
1.2.3模块实例化
1.3层次化设计思想
1.4testbench的概念
1.5仿真和综合
本章小结
思考与练习
第2章veriloghdl基本语法
2.1词法约定
2.1.1空白符
2.1.2注释
2.1.3操作符
2.1.4标识符与关键字
2.2数据类型
2.2.1逻辑值与常量
2.2.2逻辑强度
2.2.3线网类型
2.2.4变量类型
2.2.5向量
2.2.6数组
2.2.7参数
2.3表达式
2.3.1操作数
2.3.2操作符
2.3.3位宽处理
2.3.4表达式的综合
本章小结
思考与练习
第3章veriloghdl行为描述
第4章组合逻辑建模
第5章时序逻辑建模
第6章行为级仿真模型建模
第7章各层次veriloghdl描述形式与电路建模
第8章任务和函数
第9章编译预处理
第10章veriloghdl设计与综合中的陷阱
第11章异步设计与同步设计的时序分析
参考文献