高速电路设计仿真实战：信号与电源完整性

图书标准信息

• 作者 吴均、周伟、陈德恒 著
• 出版社 华中科技大学出版社
• 出版时间 2019-09
• 版次 1
• ISBN 9787568054584
• 定价 89.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸

【内容简介】

　　《高速电路设计仿真实战：信号与电源完整性》致力于用通俗易懂、有趣的语言风格，对SIPI的基础知识、PCB的层叠与阻抗、DDR与SERDES相关的设计，以及在工作中收集到的问题进行讲解，减少深奥的公式推导，增加感性理解，通过直观的描述和简单的案例介绍，让广大的硬件人员认识到什么是高速设计，在高速设计中需要做好哪些事情。《高速电路设计仿真实战：信号与电源完整性》深入浅出，易于理解，工程案例丰富，既适合硬件工程师、硬件相关的研究人员阅读；也适合高速仿真及测试相关专业领域的工程师、PCB设计工程师、EMC工程师，以及相关专业的学生学习。

【目录】

第1章 对的时间做对的事情
1．1 SI、PI概述
1．1．1 高速先生看信号完整性
1．1．2 高速先生看电源完整性
1．1．3 高速领域的现状及存在的问题
1．1．4 高速先生看设计规则
1．2 什么是对的时间
1．2．1 信号上升时间与传播延时
1．2．2 高速串行总线
1．3 对的时间，我们要做哪些对的事情
1．3．1 并行总线的设计要点
1．3．2 串行总线“小时候”
1．3．3 *高的信号速率
1．4 如何面对高速设计的挑战

第2章 高速设计的基础知识
2．1 基本概念
2．1．1 时域与频域
2．1．2 高频与高速
2．2 S参数
2．2．1 如何描述通道
2．2．2 S参数简介
2．3 电阻、电容、电感
2．3．1 电阻与阻抗
2．3．2 电容的物理基础
2．3．3 电感的物理基础
2．3．4 真实电容与电感的阻抗
2．4 基础知识的作用

第3章 传输线的基本特性
3．1 传输线的阻抗与延时
3．1．1 传输线概述
3．1．2 信号的传输速度与延时
3．1．3 传输线零阶模型
3．1．4 传输线一阶模型
3．1．5 阻抗的计算
3．2 传输线的损耗
3．2．1 趋肤效应与导体损耗
3．2．2 损耗正切角与介质损耗
3．2．3 传输线的二阶模型
3．2．4 如何减小损耗
3．2．5 微带线的损耗
3．2．6 参考电源层

第4章 传输线的反射拓扑与端接
4．1 传输线的反射
4．1．1 反射原理
4．1．2 反射与时间
4．1．3 频域中的反射
4．2 拓扑与端接
4．2．1 拓扑结构的种类
4．2．2 T形拓扑结构解析
4．2．3 端接介绍
4．2．4 源端串联端接
4．2．5 末端并联端接
4．2．6 戴维南端接与RC端接
4．2．7 Flyby拓扑结构

第5章 串扰从入门到进阶
5．1 理解串扰
5．1．1 电磁场的世界观
5．1．2 理性的串扰
5．2 串扰分析
5．2．1 近端串扰与远端串扰
5．2．2 串扰的估值
5．2．3 串扰与包地
5．3 差分线
5．3．1 串扰与差分线
5．3．2 差分线的阻抗
5．3．3 模态与传输速度

第6章 高速PCB层叠设计基础
6．1 层叠设计概述
6．1．1 层叠设计与阻抗控制的几个层次
6．1．2 常规层叠设计需要了解的板材知识
6．2 与层叠设计相关的关键要点
6．2．1 信号回流与参考平面
6．2．2 数／模混合设计时“地”的分割
6．2．3 串扰与层叠设计
6．2．4 “地”平面可以隔*串扰吗？
6．3 层叠设计流程
6．3．1 层数规划
6．3．2 板材选择
6．3．3 层叠之阻抗设计
6．3．4 阻抗的其他问题
6．4 层叠规划案例
6．4．1 6层板层叠及假八层问题
6．4．2 12层板层叠案例

第7章 时序概述与时序设计
7．1 时序概述——故事从等长讲起
7．1．1 那些年，我们一起绕过的等长
7．1．2 等长还是等时
7．1．3 关于时序的小故事
7．2 共同时钟总线的时序
7．2．1 时序参数及公式
7．2．2 时序计算案例
7．3 源同步时钟总线的时序
7．4 串行总线时代开启
7．5 等长与等时
7．6 绕线与时序

第8章 DDRx设计与仿真
8．1 DDRx简介
8．1．1 DDRx的前世与今生
8．1．2 DDRx的关键技术介绍
8．2 DDRx布局布线
8．2．1 DDRx布局的那些事
8．2．2 DDRx布线的那些事
8．3 DDRx规范解读
8．4 DDRx信号质量与时序的关键问题
8．4．1 拓扑结构——Flyby拓扑结构或T形拓扑结构
8．4．2 等长与间距
8．4．3 容性负载补偿
8．4．4 时钟信号差分电容
8．5 DDRx仿真与调试案例

第9章 高速串行总线设计与仿真
9．1 串行技术介绍
9．1．1 并行与串行
9．1．2 高速串行总线重要特征
9．2 高速串行总线布局布线通用要求
9．2．1 高速串行总线布局要求
9．2．2 高速串行总线通用布线要求
9．3 常见高速串行总线介绍
9．3．1 高速串行协议之10GBASE-KKR
9．3．2 高速串行协议之SFP
9．3．3 高速串行协议之100 GBASE-KR4
9．3．4 高速串行协议之CEI-28G-VSR
9．4 高速串行信号优化案例

第10章 电源的设计与仿真——直流部分
10．1 电源完整性概述
10．1．1 高压大电流电源的设计难点
10．1．2 低压大电流电源的设计难点
10．2 开关电源
10．2．1 开关电源简介
10．2．2 开关电源和线性电源
10．2．3 开关电源的布局
10．2．4 开关电源的布线
10．3 从直流角度看电源完整性
10．3．1 电源载流能力的重要性
10．3．2 孔铜厚度及面铜电镀厚度
10．3．3 大孔还是小孔
10．3．4 压降问题
10．3．5 电源直流设计总结

第11章 电源的设计与仿真——交流部分
11．1 电源交流问题概述
11．1．1 新的电源设计思路
11．1．2 目标阻抗的PDN设计方法
11．1．3 基于PDN的目标阻抗设计法的挑战
11．2 电容设计
……