高性能微处理器电路设计

图书标准信息

• 作者 袁小龙 著
• 出版社 机械工业出版社
• 出版时间 2010-07
• 版次 1
• ISBN 9787111305613
• 定价 88.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 371页
• 字数 468千字
• 正文语种 简体中文
• 丛书 国际信息工程先进技术译丛

【内容简介】

《高性能微处理器电路设计》论述了高性能微处理器电路设计的几乎所有方面。包括工艺技术对微处理器体系结构的影响、考虑工艺参数变动情况下的器件和连线模型、高速算术逻辑单元的设计、低电压设计技术、泄漏功耗降低技术、时钟分配、供电分配、高速信号传输、寄存器文件和缓存设计、芯片测试等等。
《高性能微处理器电路设计》可供从事电子电路设计的相关技术人员参考，也可作为微电子专业高年级本科生和研究生的教材。

【作者简介】

钱德拉卡山    是麻省理工学院电气工程与计算机科学系的副教授。Chandrakasan博士获得了很多奖，并在多个IEEE和ACM会议上担任技术程序委员。他的研究领域包括DSP的高效能实现、无线微传感器网络和VLSI的CAD工具。

【目录】

译者序
原书序
第1章物理工艺对体系结构的影响
1.1引言
1.2CMOS工艺下处理器体系结构的实现
1.3高性能微处理器周期时间的选择
1.4PA8000、21164和21264处理器的比较
1.5互连电阻的趋势
1.6功耗趋势
1.7高级封装
1.8小结
参考文献

第2章CMOS器件尺寸缩小和亚0.25um系统中的问题
2.1MOSFET缩小理论
2.20.25um以下工艺中CMOS的缩小问题
2.3互连BC延迟
2.4低温CMOS
参考文献

第3章泄漏功耗降低技术
3.1引言
3.2晶体管泄漏电流组成成分
3.3电路亚阈值泄漏电流
3.4泄漏控制技术
参考文献

第4章低电压技术
4.1低电压低阈值电路设计
4.2电源关断方案
4.3衬底偏置控制
4.4处理器设计举例
4.5小结
参考文献

第5章SOI工艺与电路
5.1引言
5.2PD-SOI与FDSOI的器件设计考虑
5.3器件结果
5.4PD－SOICMOS数字电路
5.5低功耗SOI
5.6小结
参考文献

第6章器件和互连线的工艺参数变动模型
6.1引言——变动来源
6.2概述——统计描述
6.3工艺参数变动综述
6.4刻画和处理参数变动的方法
6.5在互连影响分析问题上的应用
6.6小结
参考文献

第7章高速VLSI算术单元：加法器和乘法器
7.1高速加法：算法和VLSI实现
7.2乘法
7.3小结
参考文献

第8章钟控存储单元
8.1时钟策略概述
8.2时钟信号的非理想特性
8.3基本锁存器对
8.4基本触发器
8.5鲁棒性设计准则1
8.6时序逻辑的时序特性
8.7锁存器对和触发器的比较
8.8高性能钟控存储单元
8.9鲁棒性设计准则2
8.10钟控存储单元的性能指标
8.11动态电路的锁存单元
8.12建议和小结
参考文献

第9章时钟分配
9.1引言
9.2目标
9.3实现
9.4时钟驱动器版图
9.5变动
9.6小结
参考文献

第10章寄存器文件和缓冲存储器
10.1基本结构
10.2基本SRAM单元的设计和操作
10.3地址路径的设计
10.4读路径设计
10.5写路径设计
10.6冗余
10.7可靠性问题
参考文献

第11章分析片上互连效应
11.1引言
11.2简化的互连线分析
11.3模型降阶
11.4驱动器模型
11.5小结
参考文献

第12章互连驱动技术
12.1工艺尺寸缩小趋势
12.2与电容效应有关的问题和解决办法
12.3与电感效应有关的问题和解决办法
12.4与电阻效应有关的问题和解决办法
12.5长距离布线的问题和解决办法
12.6小结
参考文献

第13章I／O和ESD电路设计
13.1引言
13.2供电的考虑因素
13.3片外驱动电路的边沿速率控制
13.4混合电压I／O
13.5阻抗匹配
13.6预补偿驱动器
13.7输入接收器
13.8ESD威胁
13.9ESD模型
13.10ESD保护网络的电路拓扑
13.11ESD保护设计元件和方法
13.12电源钳位
13.13CDN的考虑因素
参考文献

第14章高速芯片间的信号传输
14.1传输线
14.2信号链路的性能指标
14.3发送器
14.4接收器
14.5时钟信号生成
14.6未来趋势
14.7小结
参考文献

第15章计算机辅助设计工具概述
15.1引言
15.2微体系结构设计和电路可行性研究工具
15.3RTL模型设计工具
15.4RTL数据通路／存储器设计工具
15.5控制逻辑设计工具
15.6芯片装配和总体线网布线
15.7芯片级版图、电路以及时序验证
15.8测试模式生成
15.9结论
参考文献

第16章时序验证
16.1引言
16.2时序验证的目标和分析
16.3高速设计和时序验证中的关键因素
16.4非存储器定制模块的时序验证
16.5存储器模块的时序验证
16.6设计流程和全芯片时序验证
16.7未来的挑战
参考文献

第17章供电网络的设计与分析
17.1引言
17.2供电网络设计
17.3供电网格分析
17.4供电网格建模
17.5小结
参考文献

第18章商性能处理器测试
18.1引言
18.2测试的基本概念
18.3可测试性设计
18.4小结
参考文献