高级FPGA设计：结构、实现和优化

图书标准信息

• 作者 [美]克里兹 著；孟宪元 译
• 出版社 机械工业出版社
• 出版时间 2009-02
• 版次 1
• ISBN 9787111255475
• 定价 35.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 241页
• 正文语种 简体中文
• 丛书 电子与电气工程丛书

【内容简介】

　　本书主要讲解了FPGA设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述FPGA中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。

　　本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的FPGA设计者。

　　本书以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，本书能够取代有限的工业经历，免去读者学习的困难。这种先进的，实用的方法，成为此书的特色。

　　这本书把多年推广到诸多公司和工程师团队的经验以及由专门的白皮书和应用要点汇集的许多知识进行浓缩，可以用来完善工程师的知识，帮助他们成为高级的FPGA设计者。

【作者简介】

　　SteveKilts，SpectrumDesignSolutions公司的创始人之一，首席设计工程师。Steve拥有广泛的FPGA设计经验，包括应用在DSP、高速计算和总线体系结构、集成电路测试系统、工业自动化和控制、音频、视频、嵌入式微处理器、PCI、医疗系统设计，商业航空和ASIC原型。Steve和他的团队已为部分财富100强公司和小型创业者们成功地完成了众多项目。

【目录】

译者序

前言

第1章高速度结构设计

1.1高流量

1.2低时滞

1.3时序

1.3.1添加寄存器层次

1.3.2并行结构

1.3.3展平逻辑结构

1.3.4寄存器平衡

1.3.5重新安排路径

1.4小结

第2章面积结构设计

2.1折叠流水线

2.2基于控制的逻辑复用

2.3资源共享

2.4复位对面积的影响

2.4.1无复位的资源

2.4.2无置位的资源

2.4.3无同步复位的资源

2.4.4复位RAM

2.4.5利用置位／复位触发器引脚

2.5小结

第3章功耗结构设计

3.1时钟控制

3.1.1时钟偏移

3.1.2控制偏移

3.2输入控制

3.3减少供电电压

3.4双沿触发触发器

3.5修改终端

3.6小结

第4章设计实例：高级加密标准

4.1AES结构

4.1.1一级字节代换

4.1.2零级行间移位

4.1.3两个流水线级列混合

4.1.4一级轮密钥加

4.1.5紧缩结构

4.1.6部分流水线结构

4.1.7完全流水线结构

4.2性能与面积

4.3其他的优化

第5章高级设计

5.1抽象设计技术

5.2图形状态机

5.3DSP设计

5.4软硬件协同设计

5.5小结

第6章时钟区域

6.1跨越时钟区域

6.1.1准稳态

6.1.2解决方案一：相位控制

6.1.3解决方案二：双跳技术

6.1.4解决方案三：FIFO结构

6.1.5分割同步模块

6.2在ASIC样机中的门控时钟

6.2.1时钟模块

6.2.2选通移除

6.3小结

第7章设计实例：12S与SPDIF

7.1I2S

7.1.1协议

7.1.2硬件结构

7.1.3分析

7.2SPDIF

7.2.1协议

7.2.2硬件结构

7.2.3分析

第8章实现数学函数

8.1硬件除法

8.1.1乘法和移位

8.1.2迭代除法

8.1.3Goldschmidt方法

8.2泰勒和Mactaurin级数展开

8.3CORDIC算法

8.4小结

第9章设计实例：浮点单元

9.1浮点格式

9.2流水线结构

9.2.1Verilog实现

9.2.2资源和性能

第10章复位电路

10.1同步和异步复位

10.1.1完全异步复位的问题

10.1.2完全同步复位

10.1.3异步确立同步释放

10.2混合复位类型

10.2.1不可复位触发器

10.2.2内部产生复位

10.3多时钟区域

10.4小结

第11章高级仿真

11.1测试台结构

11.1.1测试台元件

11.1.2测试台流程

11.2系统激励

11.2.1MATLAB

11.2.2总线功能模型

11.3编码覆盖范围

11.4门级仿真

11.5触发覆盖范围

11.6运行时间陷阱

11.6.1时间刻度

11.6.2毛刺抑制

11.6.3组合延时模型

11.7小结

第12章综合编码

12.1判决树

12.1.1特权与并行性

12.1.2完全条件

12.1.3多控制分支

12.2陷阱

12.2.1阻塞与非阻塞

12.2.2for环路

12.2.3组合环路

12.2.4推论的锁存器

12.3设计组织

12.3.1分割

12.3.2参数化

12.4小结

第13章设计实例：安全散列算法

13.1SHA-1结构

13.2实现结果

第14章综合优化

14.1速度与面积

14.2资源共享

14.3流水线、重新定时和寄存器平衡

14.3.1复位对寄存器平衡的影响

14.3.2重新同步寄存器

14.4有限状态机编译

14.5黑匣子

14.6物理综合

14.6.1前向注释和反向注释

14.6.2基于图形的物理综合

14.7小结

第15章布图

15.1设计分割

15.2关键路径布图

15.3布图风险

15.4最佳布图

15.4.1数据通道

15.4.2高扇出

15.4.3器件结构

15.4.4.可重用性

15.5减小功耗

15.6小结

第16章布局布线优化

16.1优化约束

16.2布局和布线之间的关系

16.3逻辑复制

16.4.跨层次优化

16.5I／O寄存器

16.6封装因子

16.7映射逻辑到RAM

16.8寄存器排序

16.9布局种子

16.10指导布局和布线

16.11小结

第17章设计实例：微处理器

17.1SRC结构

17.2综合优化

17.2.1速度与面积

17.2.2流水线

17.2.3物理综合

17.3布图优化

17.3.1分割布图

17.3.2关键路径布图：提取1

17.3.3关键路径布图：提取2

第18章静态时序分析

18.1标准分析

18.2锁存器

18.3异步电路

18.4小结

第19章PCB的问题

19.1电源供电

19.1.1供电要求

19.1.2稳压

19.2去耦电容

19.2.1概念

19.2.2计算数值

19.2.3电容器布局

19.3小结

附录AAES密码的流水线级

附录BSRC处理器的顶层模块

参考文献