片上系统设计思想与源代码分析

图书标准信息

• 作者 陈曦、黄毅 著
• 出版社 电子工业出版社
• 出版时间 2008-10
• 版次 1
• ISBN 9787121069512
• 定价 69.00元
• 装帧 平装
• 开本 大16开
• 纸张 其他
• 页数 469页
• 正文语种 简体中文

【内容简介】

　　由陈曦、黄毅等编写。片上系统是一个完整的系统包括多个子模块，许多子模块是SoC必备模块。整个SoC的设计和这些子模块的设计已经逐渐形成了明确的设计思想和方法。《片上系统设计思想与源代码分析》将片上系统最常见的模块组织起来构成完整的SoC（DemoSoC），并以DemoSoC为例，讲述片上系统的设计思想和最新的设计方法学。在最后几章，对DemoSoC进行了完善的FPGA验证。

【目录】

第1章片上系统概述
1.1片上系统的基础知识
1.1.1集成电路技术的发展
1.1.2片上系统基本概念
1.1.3集成电路设计方法的发展与进步
1.1.4片上系统设计中的基本问题
1.2片上系统DemoSoC
1.2.1嵌入式控制器简介
1.2.2片上系统DemoSoC的架构
1.2.3片上系统DemoSoC的存储器映射
1.2.4总线优先级
1.2.5片上系统的代码更新与调试
1.3本章小结

第2章开源嵌入式处理器
2.1开源嵌入式处理器介绍
2.1.1OpenRISC1000构架的主要特点
2.1.2寻址模式
2.1.3bit位和byte字节次序
2.1.4寄存器集
2.1.5指令集及指令格式
2.1.6例外模型
2.1.7内存管理
2.1.8高速缓存模型和高速缓存一致性
2.1.9调试单元
2.1.10执行计数单元
2.1.11电源管理
2.1.12可编程中断控制器
2.1.13Tick定时器
2.20R1200
2.2.10RI200的基本特点
2.2.2CPU/DSP核心
2.2.3数据和指令高速缓存
2.2.4数据与指令MMU
2.2.5可编程的中断控制器
2.2.6Tick定时器
2.2.7电源管理支持
2.2.8调试单元
2.2.9时钟与复位
2.2.10WISHBONE接口
2.3OR1200核心寄存器
2.4OR1200的端口
2.5ORI200核心硬件配置
2.6本章小结

第3章片上总线
3.1片上总线技术综述
3.2WISHBONE片上总线的基本特点
3.3接口信号定义
3.4WISHBONE支持的互联类型
3.5WISHBONE总线周期
3.5.1通用操作
3.5.2单次读，写周期
3.5.3块读周期
3.5.4块写周期
3.5.5RMW操作
3.5.6数据组织
3.6WISHBONE寄存反馈总线周期
3.6.1周期的同步与异步结束方式比较
3.6.2WISHBONE寄存反馈周期结束方式
3.6.3突发结束
3.6.4地址不变突发
3.6.5地址增加突发
3.7WISHBONE规范对IP文档的要求
3.8WISHBONE从设备接口示例
3.8.1一个8比特从设备
3.8.2一个32比特RTL级随机数生成器从设备
3.9WISHBONE对RAM/ROM的支持
3.9.1WISHBONE与RAM和ROM的互联
3.9.2WISHBONE兼容的RAM和Flash仿真模型
3.10WISHBONE点到点连接示例
3.11WISHBONE共享总线连接示例
3.12地址译码
3.13仲裁器的设计
3.14本章小结

第4章NandFlash控制器
4.1闪存技术概述
4.2NandFlash器件原理
4.2.1NandFlash存储单元组织
4.2.2NandFlash坏块与坏块管理
4.3NandFlash器件的操作
4.3.1页读操作
4.3.2读ID操作
4.3.3页写操作
4.3.4块擦除操作
4.4NandFlash控制器的设计
4.4.1NandFlash控制器的方框图
4.4.2NandFlash控制器的前向纠错原理
4.5NandFlash控制器源代码分析
4.5.1输入输出信号
4.5.2寄存器定义
4.5.3源代码分析
4.6NandFlash控制器的验证
4.6.1读ID
4.6.2块擦除
4.6.3写操作
4.6.4读操作
4.7本章小结

第5章SDRAM控制器
5.1SDRAM器件介绍
5.1.1SDRAM存储单元的工作原理
5.1.2SDRAM的结构
5.1.3内存条
5.1.4SDRAM的预充电
5.1.5SDRAM的刷新
5.1.6SDRAM的模式设置寄存器
5.1.7SDRAM的输入输出信号
5.1.8SDRAM的基本读写操作
5.1.9SDRAM的初始化
5.2SDRAM控制器功能描述
5.3SDRAM控制器源代码分析
5.3.1SDRAM控制器源代码列表
5.3.2SDRAM初始化和WISHBONE从设备接口
5.3.3SDRAM操作主状态机
5.3.4SDRAM控制器顶层模块
5.4SDRAM控制器的验证
5.5SDRAM控制器未来改进
5.6本章小结
第6章IIS音频控制器
第7章LCD控制器
第8章DMA控制器与总线桥
第9章USB控制器
第10章PCI主设备桥
第11章PS/2接口
第12章SPI接口
第13章UART控制器
第14章IIC接口
第15章定时器、看门狗和PWM
第16章GPIO接口
第17章JTAG调试接口
第18章键盘扫描与键盘控制器
第19章处理器集成与TLM验证
第20章片上系统的FPGA验证
第21章片上系统技术发展展望
附录ASystemC基本语法（一）
附录BSystemC基本语法（二）
附录CModelSim下仿真Verilog/SystemVerilog和SystemC设计
附录DNandFlash控制器的验证