SoC设计指南：基于Arm Cortex-M [英]姚文祥

图书标准信息

• 作者 [英]姚文祥
• 出版社 机械工业出版社
• 出版时间 2023-12
• 版次 1
• ISBN 9787111738091
• 定价 119.00元
• 装帧 其他
• 开本 16开
• 纸张 胶版纸
• 页数 312页
• 字数 346千字

【内容简介】

Arm? Cortex?-M处理器已经是loT和嵌入式应用程序流行的选择之一。通过Arm的DesignStart?工具，可以高效、方便且成本合理地访问Arm Cortex-M处理器IP内核。本书针对SoC和FPGA设计师详细阐述了将Cortex-M处理器集成到SoC芯片设计中时需要掌握的所有关键技术内容，包括总线协议、总线互连和外围设计等等。
  姚文祥（Joseph Yiu）是Arm公司的杰出工程师，早在2000年就开始设计SoC，并在该领域担任了近20年的领导岗位。Joseph的书以专家的视角介绍了SoC设计师在将Cortex-M处理器整合到系统中时需要知道的内容，并讨论了Arm处理器和广泛的SoC组件（如内存接口、外围设备和调试组件）使用的片上总线协议规范（AMBA、AHB和APB）。还包括软件开发和高级设计注意事项。旅程以“将系统组装在一起”结束，这是一个基于Cortex-M3处理器（DesignStart）的简单微控制器设计的设计师视角，该处理器使用您将学会创建的组件。

【作者简介】

姚文祥,在微控制器和基于Arm Cortex-M处理器的SoC设计领域，他是一位经验丰富的作家、演讲者，Arm公司杰出工程师。他在业务应用和编程、ASIC/SoC设计、验证、FPGA原型开发、低功耗设计和产品测试等方面拥有丰富的专业知识。另外，从加速的8位处理器到第一个基于Arm的SoC设计项目，再到各种Cortex-M处理器及其设计工具套件，他在微控制器IP设计方面拥有20年的从业经验。他担任过各种高级工程师，目前在物联网和嵌入式产品团队中作为产品经理调研下一代新产品，同时仍然参与一系列嵌入式处理器产品工程研发。

【目录】

CONTENTS

目　　录

推荐序

译者序

序

前言

作者简介

第1章　Arm Cortex-M系列

　　　　处理器简介1

1.1　Cortex-M系统设计1

1.1.1　轻松开始Cortex-M系统

　　　设计1

1.1.2　基于FPGA的Cortex-M

　　　处理器系统2

1.1.3　Arm处理器架构更易

　　　构建安全系统3

1.2　Arm处理器的分类4

1.3　Cortex-M获取的开发资源7

1.3.1　通过Arm公司Flexible 

　　　Access业务和DesignStart

　　　项目获取IP授权 7

1.3.2　评估版DesignStart—

　　　Verilog代码不可读版本9

1.3.3　专业版DesignStart—

　　　Verilog RTL代码可配置

　　　版本10

1.3.4　FPGA版DesignStart—

　　　FPGA开发包版本10

1.3.5　文档10

第2章　基于Cortex-M处理器的

　　　　系统设计11

2.1　概述11

2.2　存储器12

2.2.1　存储器概述12

2.2.2　基于FPGA开发工具

　　　设计Cortex-M处理器

　　　的存储器13

2.2.3　ASIC设计中的存储器16

2.2.4　存储器字节顺序16

2.3　外围设备的定义17

2.4　存储器映射的定义18

2.5　总线和存储器系统设计21

2.6　TCM集成21

2.7　高速缓存集成22

2.8　处理器的配置选项22

2.9　中断信号及相关事项22

2.10　事件接口25

2.11　时钟生成26

2.12　复位生成28

2.13　SysTick定时器30

2.14　调试集成31

2.15　电源管理功能32

2.16　顶层引脚分配和引脚多路复用32

2.17　其他信号33

2.18　签署要求34

第3章 　AMBA、AHB、APB35

3.1　AMBA35

3.1.1　AMBA简介35

3.1.2　AMBA历史36

3.1.3　各种版本的AMBA规范36

3.2　AHB概述37

3.2.1　AHB版本37

3.2.2　AHB信号38

3.2.3　AHB基本操作40

3.2.4　最小AHB系统42

3.2.5　多总线主机的处理44

3.3　AHB详述46

3.3.1　地址区间信号46

3.3.2　数据区间信号51

3.3.3　遗留仲裁器握手信号56

3.4　独占访问操作58

3.4.1　独占访问简介58

3.4.2　AHB5独占访问支持61

3.4.3　Cortex-M3/M4/M7处理器

　　　独占访问信号到AHB5

　　　的映射62

3.5　AHB5 TrustZone支持63

3.6　APB概述65

3.6.1　APB系统65

3.6.2　APB信号和连接65

3.6.3　APBv2中的附加信号69

3.6.4　APB上的数据71

3.6.5　不同版本APB组件的

　　　组合使用71

第4章　搭建Cortex-M处理器的

　　　　简单总线系统73

4.1　总线设计基础73

4.2　搭建简单的Cortex-M0系统74

4.3　搭建简单的Cortex-M0+系统75

4.4　搭建简单的Cortex-M1系统77

4.5　搭建简单的Cortex-M3/Cortex-

　　 M4系统79

4.6　处理多个总线主机85

4.7　独占访问支持87

4.8　地址重映射89

4.9　基于AHB的存储器连接

　　与TCM90

4.10　嵌入式闪存的处理92

4.10.1　IP要求92

4.10.2　闪存编程93

4.10.3　处理器的无程序启动93

第5章　Cortex-M处理器系统的

　　　　调试集成95

5.1　调试与跟踪功能概述95

5.2　CoreSight调试架构98

5.2.1　Arm CoreSight简介98

5.2.2　调试连接协议98

5.2.3　调试连接概念—调试

　 　　访问端口99

5.2.4　调试接口结构101

5.2.5　跟踪连接102

5.2.6　时间戳104

5.2.7　调试组件发现机制105

5.2.8　调试认证106

5.2.9　调试电源请求107

5.2.10　调试复位请求108

5.2.11　交叉触发接口109

5.3　调试集成109

5.3.1　JTAG/SWD连接109

5.3.2　跟踪端口连接111

5.3.3　调试和跟踪系统的时钟112

5.3.4　多点SWD114

5.3.5　调试认证115

5.4　其他调试相关主题117

5.4.1　其他信号连接117

5.4.2　菊花链式JTAG连接117

第6章　低功耗支持118

6.1　Cortex-M处理器低功耗特性118

6.2　低功耗设计基础119

6.3　Cortex-M处理器低功耗接口121

6.3.1　睡眠状态和GATEHCLK

　　　输出121

6.3.2　Cortex-M23/M33/M35P

　　　处理器的Q通道低功耗

　　　接口122

6.3.3　睡眠保持接口124

6.3.4　唤醒中断控制器126

6.3.5　SRPG对软件的影响131

6.3.6　软件低功耗方法131

6.4　体现低功耗设计的Cortex-M

　　 处理器特性132

6.4.1　高代码密度132

6.4.2　短流水线模式132

6.4.3　取指优化模式133

6.5　系统级设计注意事项134

6.5.1　低功耗设计134

6.5.2　时钟源134

6.5.3　低功耗存储器135

6.5.4　缓存存储器135

6.5.5　低功耗模拟单元135

6.5.6　时钟门控设计135

6.5.7　处理器完全掉电情况下

　　　　　　的睡眠模式136

第7章　总线基础组件设计139

7.1　简单AMBA总线系统设计概述139

7.2　典型AHB从机设计规则141

7.3　典型AHB基础组件143

7.3.1　AHB解码器144

7.3.2　默认从机145

7.3.3　AHB从机多路复用器147

7.3.4　带AHB接口的ROM

　　　　　　和RAM149

7.3.5　AHB to APB总线桥158

7.4　从Cortex-M3/Cortex-M4 AHB 

　　　　 Lite桥接到AHB5169

第8章　简单外设设计171

8.1　外设系统设计171

8.2　设计简单的APB外设172

8.2.1　通用输入输出接口179

8.2.2　 APB定时器186

8.2.3　 UART190

8.3　ID寄存器199

8.4　外设设计的其他注意事项201

8.4.1　系统控制功能的安全性201

8.4.2　处理器暂停201

8.4.3　64位数据处理201

第9章　内核系统集成202

9.1　搭建简单的微控制器系统202

9.2　设计划分204

9.3　仿真环境的内容204

9.4　仿真用基础软件支持库及

　　　　 代码206

9.4.1　基于CMSIS-CORE的

　　　　　　示例代码概述206

9.4.2　MCU的设备头文件206

9.4.3　MCU的设备启动文件209

9.4.4　UART应用程序210

9.4.5　系统初始化函数211

9.4.6　重定位目标212

9.4.7　其他的软件支持包213

9.5　系统级仿真214

9.5.1　编译Hello world程序214

9.5.2　使用Modelsim/QuestaSim

　　　　　　对设计进行编译和仿真215

9.6　高级处理器系统和Corstone

　　　　 基础IP218

9.7　验证219

9.8　ASIC实现流程220

9.9　可测试性设计222

第10章　处理器系统的其他

　　　　　　　　　相关设计226

10.1　时钟系统设计226

10.1.1　时钟系统设计概述226

10.1.2　时钟切换227

10.1.3　低功耗考虑228

10.1.4　DFT考虑229

10.2　多电源域和电源门控229

10.3　混合信号Arm处理器231

10.3.1　微控制器和混合信号

　　　　　　　设计的融合231

10.3.2　模数转换232

10.3.3　数模转换237

10.3.4　其他模拟接口239

10.3.5　将ADC和DAC IP

　　　　　　　 产品连接到Cortex-M

　　　　　　　 系统239

10.4　SoC案例—Beetle测试

　　　　　 芯片案例研究240

10.4.1　Beetle测试芯片概述240

10.4.2　Beetle测试芯片的

　　　　　　　挑战性242

10.4.3　Beetle测试芯片的

　　　　　　　 系统设计242

10.4.4　Beetle测试芯片的

　　　　实现243

10.4.5　其他相关任务243

第11章　软件开发246

11.1　Cortex微控制器软件接口

　　　　　 标准246

11.2　搭建多工具链支持的开发

　　　　　 平台248

11.2.1　准备工作248

11.2.2　使用Arm Compiler 6

　　　　　　　进行编译249

11.2.3　使用gcc进行编译250

11.3　Arm Keil微控制器开发套件255

11.3.1　Keil MDK概述255

11.3.2　Keil MDK的安装256

11.3.3　创建应用程序257

11.3.4　创建工程258

11.3.5　创建和添加源文件260

11.3.6　编辑源文件262

11.3.7　配置工程参数选项264

11.3.8　编译工程267

11.3.9　应用程序的烧录与

　　　　　　　调试267

11.3.10　使用ITM输出文本

　　　　　　　　消息269

11.3.11　协同环境下的软件

　　　　　　　　开发274

11.4　使用RTOS274

11.4.1　RTOS软件概念275

11.4.2　使用Keil RTX275

11.4.3　优化内存利用率277

11.5　其他工具链281

技术术语表282

参考资料290