Verilog HDL设计实用教程【正版新书】
正版新书出版社直发可开发票，支持7天无理由
￥ 41.1 7.0折 ￥ 59 全新
仅1件
江苏无锡
认证卖家担保交易快速发货售后保障
作者黄海，于斌主编
出版社清华大学出版社
ISBN9787302575733
出版时间2021-04
装帧平装
开本16开
定价59元
货号1202327062
上书时间2024-06-30
- 在售商品 暂无
- 平均发货时间 14小时
- 好评率 暂无
商品详情
- 品相描述：全新
- 商品描述
-
作者简介
"黄海，哈尔滨理工大学软件与微电子学院副院长、教授、硕士生导师。长期从事信息安全、可重构计算、数字信号处理以及集成电路设计等方向的教学和科研工作，承担了“数字信号处理”“信号与系统”“硬件描述语言”等课程教学。近5年来，主持或参与重量、省级教学综合改革项目8项，其中重量新工科研究与实践项目1项，黑龙省高等教育教学改革项目3项，发表教改论文5篇，出版书籍1部；主持科研项目10项，其中国家自然基金项目1项，国家重点研发计划项目子课题1项，省级项目5项；发表SCI和EI期刊学术论文7篇；申请10项，其中授权发明2项、实用新型3项。
于斌，哈尔滨理工大学软件与微电子学院教师，于哈尔滨工业大学获学士、硕士学位。长期从事信息安全和集成电路设计等方向的教学和科研工作，承担了“Verilog与数字系统设计”“集成电路验证技术”“计算机组成原理与结构”等课程教学。编写《ModelSim电子系统分析及仿真》（已累计三版）和《Verilog HDL数字系统设计及仿真》（已累计两版）等教材。
"
目录
目录
原理篇
章入门简介及环境准备
1.1Verilog简介
1.1.1Verilog的作用
1.1.2Verilog的发展
1.1.3Verilog的使用
1.1.4Verilog的结构
1.2准备好工作环境
1.2.1仿真软件的准备
1.2.2代码编辑软件的准备
1.2.3其他工具介绍
1.3如何使用本书
第2章模块结构与门级建模
2.1Verilog模块的基本结构
2.2语法介绍及示例
2.2.1模块定义
2.2.2端口声明
2.2.3内部资源声明
2.2.4功能描述
2.3门级补充说明
练习题
第3章模块的实例化与层次化建模
3.1模块的实例化
3.1.1实例化示例及语法
3.1.2按顺序连接方式
3.1.3按名称连接方式
3.2层次化建模
3.2.1自顶向下的设计
3.2.2层次化名称
3.2.3层次化建模实例
练习题
第4章使用仿真软件验证设计
4.1仿真前的准备
4.2完整的仿真流程
4.2.1建立工程
4.2.2添加文件
4.2.3编译与调试
4.2.4启动仿真
4.2.5观察结果
练习题
第5章RTL建模语法——assign
5.1assign语句
5.2操作数
5.2.1数值
5.2.2参数
5.3按位操作符
练习题
第6章操作符与优先级
6.1操作符
6.1.1算术操作符
6.1.2逻辑操作符
6.1.3关系操作符
6.1.4等式操作符
6.1.5移位操作符
6.1.6拼接操作符
6.1.7缩减操作符
6.1.8条件操作符
6.2操作符优先级
练习题
第7章RTL建模语法——always
7.1always语句
7.1.1使用示例
7.1.2always语法介绍
7.2顺序块与并行块
7.3if语句
7.4case语句
练习题
第8章赋值语句与循环语句
8.1赋值语句
8.1.1阻塞赋值语句
8.1.2非阻塞赋值语句
8.1.3两种赋值语句对比
8.2initial结构
8.3循环语句
8.3.1while循环
8.3.2for循环
8.3.3repeat循环
8.3.4forever循环
练习题
第9章任务与函数的使用
9.1任务
9.2函数
9.3常见的系统任务和系统函数
9.3.1显示输出任务
9.3.2仿真控制任务$stop和$finish
9.3.3随机函数
9.3.4文件控制任务
9.3.5存储器读取任务
练习题
0章测试模块的编写
10.1测试模块的结构
10.2编译指令
10.2.1`define
10.2.2`include
10.2.3`timescale
10.2.4`ifdef、`else和`endif
10.3激励信号的设计
10.3.1时钟与复位
10.3.2测试向量
10.4信号的控制
10.5响应监控
10.6任务的使用
1章综合的概念及相关
11.1逻辑综合过程
11.2时序信息的声明
11.3代码风格的推荐
11.3.1多重驱动问题
11.3.2敏感列表不完整
11.3.3if和case不完整
11.3.4组合和时序混合设计
11.4可综合模型的结构
2章摩尔型状态机
12.1摩尔型电路与状态转换图
12.2编写摩尔型状态机
3章米利型状态机
13.1米利型电路与状态转换图
13.2编写米利型状态机
4章时序相关问题
14.1流水线
14.2乒乓操作
14.3同步操作与异步操作
5章代码范例——基础篇
15.1触发器与存储器
15.2编解码器
15.3计数器
15.4分频器
15.5乘法器
6章代码范例——提高篇
16.1同步FIFO
16.2堆栈
16.3模乘运算
16.4浮点加法器
7章代码范例——不错篇
17.1霍夫曼编码器设计
17.1.1基本原理
17.1.2设计说明
17.1.3代码实现
17.1.4仿真验证
17.2霍夫曼解码器设计
17.2.1基本原理
17.2.2设计说明
17.2.3代码实现
17.2.4仿真验证
17.3简易CPU设计
17.3.1基本要求
17.3.2指令格式
17.3.3划分子模块
17.3.4控制模块设计
17.3.5其余子模块设计
17.3.6功能仿真与时序仿真
实验篇
实验1门级建模及仿真
实验2使用assign语句建模
实验3使用always结构建模
实验4任务与函数的使用
实验5测试模块的设计
实验6有限状态机的设计
实验7流水线乘法器
实验8汉明码模块设计
实验9计时器设计
实验10二进制转BCD码
习题答案
内容摘要
Verilog HDL是一种广泛应用的硬件描述语言，无论是专用集成电路设计，还是嵌入式FPGA开发，都会使用Verilog HDL语言进行编程。
本书力求让读者快速掌握关键语法，能够在短时间内结合核心语法完成设计，同时注意梯度设置，引导读者从简单模块到复杂设计，逐渐掌握Verilog HDL。全书精简语法，重点突出，语句凝练，具有工程设计的风格。
为了更好地配合学习，书中设有习题和相应解答，并配备了多个实验，所有代码均经过仿真，完整的实例均可供下载，方便读者调试和使用。对于重点和难点，辅以视频教学，更好帮助读者理解和掌握。
本书可作为电子、通信、计算机、自动化及集成电路设计相关专业的本科生的教材，同时也适合对Verilog HDL感兴趣的爱好者或专业人士阅读。
主编推荐
"（1）精简语法，保留核心，凝练语句，集中介绍和讨论重点内容，去除旁枝末节的干扰。
（2）语法→示例→练习→实验→综合设计，更合理地开展教学，更地提升技能。
（3）配套丰富教学资源，包括完整PPT课件、详细习题解答、多类代码实例、实验参考和指导，教学讲解视频等。
（4）开设交流群，及时沟通、互助和答疑，随时解决学习中的困扰，并可持续获得教学资源更新。
"
— 没有更多了 —
以下为对购买帮助不大的评价