芯片设计——CMOS模拟集成电路版图设计与验:基于Cadence IC 6.1.7 第2版

111.8 7.5折 149 全新

库存18件

北京房山

认证卖家担保交易快速发货售后保障

作者陈铖颖陈黎明蒋见花王兴华

出版社机械工业出版社

ISBN9787111737803

出版时间2023-12

装帧平装

开本32开

定价149元

货号1203137444

上书时间2024-06-29

已实名已认证进店收藏店铺

商品描述: 目录
第2版前言

第1版前言

第1章优选集成电路器件1

1.1概述1

1.2平面全耗尽绝缘衬底上硅(FD-SOI)MOSFET4

1.2.1采用薄氧化埋层的原因5

1.2.2超薄体中的二维效应8

1.3FinFET11

1.3.1三栅以及双栅FinFET12

1.3.2实际中的结构选择19

1.4碳基晶体管20

1.4.1碳纳米管20

1.4.2碳纳米管场效应晶体管22

1.5版图相关效应26

1.5.1阱邻近效应27

……

内容摘要
本书聚焦CMOS模拟集成电路版图设计领域，从版图的基本概念、设计方法和EDA工具入手，循序渐进介绍了CMOS模拟集成电路版图规划、布局、设计到流片的全流程；详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence IC 6.1.7与Siemens EDA Calibre Design Solutions (Calibre)；同时展示了运算放大器、带隙基准源、低压差线性稳压器、模－数转换器等典型模拟集成电路版图的设计实例，并结合实例对LVS验证中的典型案例进行了归纳和总结；最后对集成电路设计使用的工艺设计工具包内容，以及参数化单元建立方法进行了讨论。

本书通过结合基础、工具和设计实践，由浅入深，使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的高年级本科生、研究生，以及从事集成电路版图设计与验证的工程师，都能提供有益的帮助。

— 没有更多了 —