《发货快》FPGA时序约束与分析 吴厚航 著 清华大学出版社
二手会有少量涂画，整体不影响再次阅读使用！套装不一定齐全，请下单前咨询在线客服！
￥ 69 ￥ 69 八五品
仅1件
作者吴厚航 著
出版社清华大学出版社
ISBN9787302597490
出版时间2022-01
版次1
装帧平装
开本16开
纸张胶版纸
页数165页
字数99999千字
定价69元
货号9787302597490
上书时间2024-11-15
- 在售商品 暂无
- 平均发货时间 9小时
- 好评率 暂无
- 最新上架
商品详情
- 品相描述：八五品
- 商品描述
-
基本信息
书名:FPGA时序约束与分析
定价：69.00元
作者:吴厚航 著
出版社：清华大学出版社
出版日期：2022-01-01
ISBN：9787302597490
字数：254000
页码：165
版次：
装帧：平装
开本：16开
商品重量：
编辑推荐
内容提要
目录
章 时序约束概述1．1 什么是时序约束1．2 为什么要做时序约束1．3 时序约束的基本路径1．4 时序约束的基本流程1．5 时序约束的主要方法1．5．1 使用GUI输入约束1．5．2 手动输入约束1．6 约束文件管理第2章 基本的时序路径2．1 时钟的基本概念2．1．1 时钟定义2．1．2 时钟偏差2．2 建立时间与保持时间2．3 寄存器到寄存器的时序路径分析2．3．1 数据路径和时钟路径2．3．2 数据到达路径和数据需求路径2．3．3 启动沿、锁存沿、建立时间关系和保持时间关系2．3．4 寄存器到寄存器路径分析2．4 引脚到寄存器的时序路径分析2．4．1 系统同步接口与源同步接口2．4．2 系统同步接口的路径分析2．4．3 源同步接口的路径分析2．5 寄存器到引脚的时序路径分析2．5．1 系统同步接口的路径分析2．5．2 源同步接口的路径分析2．6 引脚到引脚的时序路径分析第3章 主时钟与虚拟时钟约束3．1 主时钟约束3．1．1 主时钟约束语法3．1．2 识别设计时钟3．2 主时钟约束实例实例3．1：引脚输入的主时钟约束实例3．2：引脚输入的主时钟约束实例3．3：高速传输器输出的主时钟约束实例3．4：硬件原语输出的主时钟约束实例3．5：差分信号的主时钟约束3．3 主时钟约束分析实例3．6：使用GUI约束输入时钟引脚实例3．7：Clocking Wizard IP主时钟自动约束实例3．8：查看主时钟时序路径的分析报告实例3．9：跨时钟域的时序分析3．4 虚拟时钟约束3．5 虚拟时钟约束实例实例3．10：系统同步接口pin2reg的虚拟时钟约束实例3．11：系统同步接口reg2pin的虚拟时钟约束3．6 时钟特性约束3．6．1 时钟抖动与不确定性约束语法3．6．2 时钟抖动3．6．3 时钟不确定性3．7 时钟抖动与不确定性约束实例实例3．12：使用GUI约束时钟抖动和不确定时间实例3．13：时钟抖动约束分析实例3．14：时钟不确定性约束分析3．8 时钟约束语法3．9 时钟约束实例实例3．15：查看FPGA内部时钟、时钟偏斜计算实例3．16：输入时钟的约束第4章 衍生时钟约束4．1 衍生时钟定义4．1．1 自动衍生时钟约束4．1．2 手动衍生时钟约束4．2 衍生时钟约束语法4．3 衍生时钟约束实例实例4．1：使用GUI约束衍生时钟实例4．2：2分频的衍生时钟实例4．3：4/3倍频的衍生时钟第5章 I/O接口约束5．1 输入接口约束语法5．2 输入接口约束实例实例5．1：以主时钟为同步时钟的输入引脚约束实例5．2：以虚拟时钟为同步时钟的输入引脚约束实例5．3：指定和值的输入引脚约束实例5．4：参考时钟下降沿的输入引脚约束实例5．5：同时指定同步时钟和参考时钟的输入引脚约束实例5．6：多组参考组合的输入引脚约束5．3 输入接口约束分析实例5．7：图像传感器输入引脚约束实例5．8：SPI接口的输入引脚约束5．4 输出接口约束语法5．5 输出接口约束实例实例5．9：以主时钟为同步时钟的输出引脚约束实例5．10：以虚拟时钟为同步时钟的输出引脚约束实例5．11：同时指定时钟上升沿和下降沿的输出引脚约束5．6 输出接口约束分析实例5．12：VGA驱动输出引脚约束实例5．13：SPI接口输出引脚约束第6章 时序例外约束6．1 为何要做时序例外约束6．2 时序例外约束分类6．3 时序约束的推荐顺序第7章 多周期约束7．1 多周期约束语法7．2 多周期约束实例实例7．1：同频同相时钟的多周期约束实例7．2：同频异相时钟的多周期约束实例7．3：慢时钟域到快时钟域的多周期约束实例7．4：快时钟域到慢时钟域的多周期约束7．3 多周期约束分析实例7．5：同频同相时钟的多周期约束实例7．6：快时钟到慢时钟的多周期约束实例7．7：慢时钟到快时钟的多周期约束第8章 虚假路径约束8．1 虚假路径约束语法8．2 虚假路径约束实例实例8．1：虚假路径约束的基本应用实例实例8．2：时序分析报告中虚假路径约束与查看第9章 /约束9．1 /约束语法9．2 /约束实例实例9．1：跨时钟路径的/约束实例9．2：pin2pin路径的/约束参考文献
作者介绍
吴厚航[网名：特权同学]近十五年的FPGA工程实践与产品研发经历，擅长记录、分析并总结各种FPGA开发经验与技巧，也非常乐于分享。多年来笔耕不辍、风雨无阻，通过技术博客、FPGA论坛、自媒体等平台累计发表了近千篇FPGA技术文章，且著有8本FPGA技术相关图书。其著作内容，在理论和实践相结合的同时，贯穿了很多实用的经验技巧分享，在FPGA学习者中有着很好的口碑。
序言
-
【封面】
— 没有更多了 —
以下为对购买帮助不大的评价