《发货快》人工智能芯片设计 周巍 电子工业出版社 9787121480232
二手会有少量涂画，整体不影响再次阅读使用！套装不一定齐全，请下单前咨询在线客服！
￥ 45.83 6.6折 ￥ 69.8 八五品
仅1件
作者周巍
出版社电子工业出版社
ISBN9787121480232
出版时间2024-08
版次1
装帧平装
开本16开
纸张胶版纸
定价69.8元
货号9787121480232
上书时间2024-11-14
- 在售商品 暂无
- 平均发货时间 9小时
- 好评率 暂无
- 最新上架
![《发货快》孩子，你会更优秀:想法不一样，还是好朋友 [德] 安格](https://www0.kfzimg.com/sw/kfz-cos/kfzimg/4362605/5998084563564aac_s.jpg)
商品详情
- 品相描述：八五品
- 商品描述
-
基本信息
书名:人工智能芯片设计
定价：69.80元
作者:周巍
出版社：电子工业出版社
出版日期：2024-08-01
ISBN：9787121480232
字数：
页码：
版次：
装帧：平塑
开本：
商品重量：
编辑推荐
内容提要
本书主要介绍人工智能芯片设计相关的知识，包括作为人工智能芯片设计基础的数字集成电路电路设计知识和数字集成电路系统设计知识，进而分析人工智能芯片设计面临的挑战，由此引出本书的重点：人工智能芯片的数据流设计和架构设计，包括了块浮点数设计、卷积神经网络数据量化算法、稀疏化算法、加速器系统控制策略、卷积层加速器设计、全连接层加速器设计等前沿技术。本书在帮助读者获得对人工智能芯片设计全面理解的基础上，使读者也能更好地把握人工智能芯片设计的重点和方向，为读者在此领域进一步研究和开发打下坚实的基础。 本书可作为普通高等学校电子信息类专业、人工智能专业、计算机类专业本科生的教材，也可作为从事人工智能芯片设计的工程技术人员的参考书。
目录
目 录章 导论11.1 半导体芯片技术概论11.2 集成半导体器件技术51.3 工艺技术与设计规则81.3.1 简介81.3.2 CMOS工艺81.3.3 设计规则10习题13第2章 数字集成电路设计142.1 CMOS电路设计142.1.1 CMOS反相器设计142.1.2 CMOS组合逻辑电路设计152.2 时序电路设计172.2.1 概述172.2.2 静态元件202.2.3 动态元件24习题28第3章 数字集成电路系统设计293.1 数字芯片设计策略293.1.1 引言293.1.2 数字芯片设计的基本策略303.1.3 数字芯片设计的流程303.1.4 数字芯片设计的优化技术313.1.5 数字芯片设计的发展趋势323.2 互连线设计333.2.1 互连线设计概述333.2.2 互连参数343.2.3 互连线模型373.2.4 SPICE模型453.2.5 小结463.3 系统中的时序问题463.3.1 基本时序概念463.3.2 时序路径503.3.3 时序约束513.3.4 静态时序分析623.4 运算功能块设计643.4.1 数据通路643.4.2 运算单元693.5 存储器和阵列结构903.5.1 存储器简介903.5.2 SRAM923.5.3 行电路1013.5.4 列电路105第4章 人工智能与深度学习1104.1 人工智能1104.2 深度学习1124.3 卷积神经网络1134.3.1 卷积神经网络的算法特征1134.3.2 卷积神经网络的层级结构1164.3.3 卷积神经网络加速运算117第5章 人工智能芯片简介1245.1 人工智能芯片的定义1245.2 人工智能芯片的发展历史1245.3 人工智能芯片的分类1255.3.1 基于应用领域的分类1255.3.2 基于计算架构的分类1255.4 人工智能芯片的应用1275.4.1 人工智能芯片在计算机视觉领域的应用1275.4.2 人工智能芯片在自然语言处理领域的应用1295.4.3 人工智能芯片在语音识别领域的应用1305.4.4 人工智能芯片在嵌入式系统领域的应用1305.4.5 人工智能芯片在医疗健康领域的应用1315.5 总结1325.5.1 人工智能芯片的发展和应用前景1325.5.2 发展人工智能芯片的挑战和机遇132第6章 人工智能芯片数据流设计1346.1 卷积神经网络模型分析1346.2 块浮点数设计1376.2.1 浮点数量化分析1376.2.2 块浮点数结构设计1386.2.3 无偏差溢出数据处理1406.3 卷积神经网络数据量化算法1416.3.1 轻量级块划分模式1416.3.2 低位块浮点数设计1446.3.3 面向硬件加速器的块浮点数据流结构1456.3.4 四阶误差分析模型1476.4 卷积神经网络稀疏化算法1496.4.1 卷积层稀疏化算法1506.4.2 全连接层稀疏化算法1536.4.3 卷积神经网络整体稀疏化算法1566.5 基于Low-Rank特性的加速算法1586.5.1 卷积神经网络的Low-Rank特性1586.5.2 基于Low-Rank的卷积层加速方案1626.5.3 基于奇异值分解的全连接层加速方案1656.5.4 总体加速方案1666.5.5 实验结果与分析168习题173第7章 人工智能芯片架构设计1757.1 卷积神经网络加速器整体设计1757.1.1 加速器设计分析1757.1.2 加速器系统架构1797.1.3 硬件架构运行机理1817.2 加速器系统控制策略1827.2.1 基于循环分块的卷积运算策略1827.2.2 存算并行与流水控制1847.3 卷积层加速器设计1867.3.1 卷积加速器整体设计1867.3.2 混合计算分析1877.3.3 混合算术卷积引擎设计1887.3.4 片上存储系统设计1907.3.5 稀疏化卷积计算调度系927.4 全连接层加速器设计1947.4.1 全连接层存储方案1947.4.2 计算单元设计1957.5 存储管理单元1957.5.1 存储管理单元的重要性1967.5.2 存储管理单元架构设计1977.5.3 系统带宽需求分析2057.5.4 缓存设计和其他模块的协调工作2067.5.5 缓存设计比较207习题209附录A211参考文献212
作者介绍
周巍，西北工业大学教授。主持多项项目和省部级项目，出版多本教材和专著，著作方向：电子信息、人工智能等。
序言
-
【封面】
— 没有更多了 —
以下为对购买帮助不大的评价