{正版现货新书} Vivado从此开始 9787121472305 高亚军编著

全新正版现货，以书名为准，放心购买，购书咨询18515909251朱老师

38.37 5.9折 65 全新

库存28件

北京丰台

作者高亚军编著

出版社电子工业出版社

ISBN9787121472305

出版时间2024-04

装帧平装

开本16开

定价65元

货号15536672

上书时间2025-12-11

商品详情

品相描述：全新

商品描述: 作者简介
高亚军，Xilinx 资深战略应用工程师。多年来使用Xilinx FPGA 实现数字处理算法，精通Xilinx FPGA 器件架构，对开发工具Vivado/Vitis HLS/System Generator 的实战经验深厚。

目录
第1章 FPGA技术分析1

1.1 FPGA内部结构分析1

1.1.1 Xilinx 7系列FPGA内部结构分析1

1.1.2 Xilinx UltraScale系列FPGA内部结构分析18

1.2 FPGA设计流程分析22

1.3 Vivado概述25

1.3.1 Vivado下的FPGA设计流程25

1.3.2 Vivado的两种工作模式26

1.3.3 Vivado的5个特征30

参考文献31

第2章设计综合32

2.1 常用综合选项的设置32

2.1.1 -flatten_hierarchy对综合结果的影响32

2.1.2 -fsm_extraction对状态机编码方式的影响35

2.1.3 -keep_equivalent_registers的含义36

2.1.4 -resource_sharing对算术运算的影响38

2.1.5 -control_set_opt_threshold对触发器控制集的影响38

2.1.6 -no_lc对查找表资源的影响40

2.1.7 -shreg_min_size对移位寄存器的影响41

2.2 合理使用综合属性43

2.2.1 async_reg在异步跨时钟域场合的应用43

2.2.2 max_fanout对高扇出信号的影响44

2.2.3 ram_style和rom_style对存储性能的影响46

2.2.4 use_dsp48在实现加法运算时的作用48

2.3 out-of-context（OOC）综合模式50

2.3.1 Project模式下使用OOC50

2.3.2 Non-Project模式下使用OOC54

2.4 综合后的设计分析54

2.4.1 时钟网络分析54

2.4.2 跨时钟域路径分析56

2.4.3 时序分析60

2.4.4 资源利用率分析72

2.4.5 扇出分析73

2.4.6 触发器控制集分析75

参考文献75

第3章设计实现76

3.1 理解实现策略76

3.1.1 Project模式下应用实现策略76

3.1.2 Non-Project模式下应用实现策略80

3.2 理解物理优化81

3.3 增量实现82

3.3.1 Project模式下应用增量实现82

3.3.2 Non-Project模式下应用增量实现87

3.4 实现后的设计分析88

3.4.1 资源利用率分析88

3.4.2 时序分析88

3.5 生成配置文件90

3.6 下载配置文件93

参考文献99

第4章设计验证100

4.1 行为级仿真100

4.1.1 基于Vivado Simulator的行为级仿真100

4.1.2 基于ModelSim/QuestaSim的行为级仿真111

4.2 实现后的时序仿真115

4.3 使用VLA（Vivado Logic Analyzer）117

4.3.1 使用ILA（Integrated Logic Analyzer）117

4.3.2 使用VIO（Virtual Input/Output）126

4.3.3 VLA中的数据分析128

4.4 使用add_probe133

参考文献134

第5章 IP的管理135

5.1 定制IP135

5.1.1 在Vivado工程中定制IP135

5.1.2 在Manage IP中定制IP139

5.2 IP的两种生成文件形式：xci和xcix144

5.3 对IP的几个重要操作148

5.3.1 IP的综合148

5.3.2 IP的仿真150

5.3.3 IP的更新151

5.3.4 IP输出文件的编辑155

5.4 IP的属性与状态156

5.5 IP的约束159

5.6 封装IP164

5.6.1 通过Vivado工程封装用户代码164

5.6.2 通过指定目录封装用户代码177

参考文献178

第6章约束的管理179

6.1 基本时序理论179

6.2 两类基本约束180

6.2.1 时钟周期约束180

6.2.2 引脚分配201

6.3 两种时序例外210

6.3.1 多周期路径约束210

6.3.2 伪路径约束214

6.4 从UCF到XDC217

6.4.1 UCF与XDC的基本对应关系217

6.4.2 理解层次标识符在UCF和XDC中的区别219

6.5 时序约束编辑辅助工具220

6.5.1 时序约束编辑器220

6.5.2 时序约束向导223

6.6 关于约束文件224

参考文献226

第7章 Tcl在Vivado中的应用227

7.1 Vivado对Tcl的支持227

7.2 Vivado中Tcl命令的对象及属性232

7.2.1 文件对象及属性232

7.2.2 网表对象及属性234

7.3 Tcl命令与网表视图的交互使用241

7.4 典型应用242

7.4.1 流程管理242

7.4.2 定制报告246

7.4.3 网表编辑249

7.5 其他应用253

参考文献256

内容摘要
本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。

主编推荐
本书涵盖4大主题：设计流程、时序约束、设计分析、Tcl脚本的使用，包括173个Tcl脚本，39个HDL代码，41个电子教学课件，406张图片，17个表格

精彩内容
本书涵盖了Vivado的四大主题：设计流程、时序约束、设计分析和Tcl脚本的使用，结合实例深入浅出地阐述了Vivado的使用方法，精心总结了Vivado在实际工程应用中的一些技巧和注意事项，既包含图形界面操作方式，也包含相应的Tcl命令。

本书语言流畅，图文并茂。全书共包含405张图片、17个表格、172个Tcl脚本和39个HDL代码，同时，本书配有41个电子教学课件，为读者提供了直观而生动的资料。

本书可供电子工程领域内的本科高年级学生和研究生学习参考，也可供FPGA工程师和自学者参考使用。