四则运算小计算器设计过程实录
¥
20.49
7.1折
¥
29
全新
库存4件
作者赵然 编著
出版社北京航空航天大学出版社
ISBN9787512419582
出版时间2016-01
装帧平装
开本16开
定价29元
货号1201259262
上书时间2024-12-17
商品详情
- 品相描述:全新
- 商品描述
-
作者简介
赵然,首都师范大学光学工程硕士,曾在夏宇闻老师指导下学习Veriog数字系统设计三个月,美国国家仪器(NI)认证CLAD工程师。擅长数字逻辑设计,现任中国科学院计算技术研究所(ICT)工程师,从事FPGA开发工作。
目录
第1章第一天——数码管显示模块的设计
1.1设计需求讲解
1.2七段式数码管显示原理讲解
1.3设计工具使用讲解
1.3.1Quartus Ⅱ工具的配置
1.3.2数码管显示模块的可综合代码
1.3.3显示模块的测试
1.3.4转到ModelSim仿真工具进行测试
1.3.5下载程序到开发板进行调试
1.4今天工作总结
1.5夏老师评述
第2章第二天——键盘扫描模块的设计
2.1设计需求讲解
2.2七段式数码管显示原理讲解
2.3设计工具使用讲解
2.3.1矩阵键盘码扫描分析模块的可综合代码
2.3.2矩阵键盘码扫描分析模块代码解析
2.3.3矩阵键盘扫描分析模块的测试
2.3.4转到ModelSim仿真工具进行测试
2.3.5下载程序到开发板进行调试
2.4今天工作总结
2.5夏老师评述
第3章第三天——输入状态机模块的设计
3.1设计需求讲解
3.2我对状态机概念的理解
3.3设计工具使用讲解
3.3.1范例代码解析
3.3.2重写状态机代码
3.3.3转到ModelSim仿真工具进行测试
3.3.4下载程序到开发板进行调试
3.4今天工作总结
3.5夏老师评述
第4章第四天——BCD码与二进制码转换模块的设计
4.1设计需求讲解
4.2BCD码转二进制码
4.2.1BCD码转二进制码的可综合代码
4.2.2BCD码转二进制码模块的测试代码
4.2.3转到ModelSim仿真工具进行测试
4.2.4二进制码转BCD码的可综合代码
4.2.5二进制码转BCD码模块的测试
4.2.6转到ModelSim仿真工具进行测试
4.3今天工作总结
4.4夏老师评述
第5章第五天——计算模块的设计
5.1设计需求讲解
5.2设计工具使用讲解
5.2.1计算模块的可综合代码
5.2.2计算模块的测试
5.2.3转到ModelSim仿真工具进行仿真
5.2.4模块连接关系
5.2.5下载程序到开发板进行调试
5.3今天工作总结
5.4夏老师评述
第6章第六天——可进行连续运算的状态机改进
6.1设计需求讲解
6.2状态机设计讲解
6.2.1状态机的编码形式
6.2.2状态机的分类
6.2.3状态转移图(STD)
6.3设计工具使用讲解
6.3.1状态机模块的可综合代码
6.3.2状态机模块的测试
6.3.3转到ModelSim仿真工具进行仿真
6.3.4下载程序到开发板进行调试
6.4今天工作总结
6.5夏老师评述
第7章第七天——面积优化
7.1设计需求讲解
7.2面积与速度
7.3模块改进
7.3.1计算模块的可综合代码
7.3.2转到ModelSim仿真工具进行测试
7.3.3下载程序到开发板进行调试
7.4今天工作总结
7.5夏老师评述
第8章第八天——二进制码转BCD码模块的优化
8.1设计需求讲解
8.2算法实现
8.3模块改进
8.3.1二进制码转BCD码模块的可综合代码
8.3.2转到ModelSim仿真工具进行测试
8.3.3下载程序到开发板进行调试
8.4今天工作总结
8.5夏老师评述
第9章第九天——去“0”模块的设计
9.1设计需求讲解
9.2算法实现
9.3模块改进
9.3.1去“0”模块的可综合代码
9.3.2转到ModelSim仿真工具进行测试
9.3.3下载程序到开发板进行调试
9.4今天工作总结
9.5夏老师评述
第10章第十天——负数计算
10.1设计需求讲解
10.2二进制数表示法
10.3补码原码转换模块
10.3.1补码转原码模块的可综合代码
10.3.2转到ModelSim仿真工具进行测试
10.3.3原码转补码模块的可综合代码
10.3.4转到ModelSim仿真工具进行测试
10.4其他模块的修改
10.4.1显示模块的修改
10.4.2消“0”模块的修改
10.4.3BCD码和二进制码转换模块的修改
10.4.4计算模块的修改
10.4.5按键状态机模块的修改
10.4.6顶层模块的修改
10.5下载程序到开发板进行调试
10.6今天工作总结
10.7夏老师评述
参考文献
内容摘要
《四则运算小计算器设计过程实录:Verilog FPGA数字系统设计入门学习日记》共10章,讲述了从设计开始到完成的全过程,其中包括数码管显示、键盘扫描、状态机等基础模块的设计,以及设计中需要注意的问题等,每一章的很后还有夏宇闻老师对本章内容的点评及给读者的学习建议。希望读者按顺序阅读《四则运算小计算器设计过程实录:Verilog FPGA数字系统设计入门学习日记》,同时进行实践操作,并与书中的进度保持一致,很终完成整个设计。读者也可以根据自己的想法来实现想要的功能,做到举一反三,以达到更好的学习效果。书中使用的硬件为至芯科技的四代开发板、Altera Cyclone IV的芯片,软件为Quartus Ⅱ 13.0 spl。
— 没有更多了 —
以下为对购买帮助不大的评价