工业芯片可靠设计

本书共6章，针对工业芯片在使用环境复杂性和内部结构多样性方面的特点，介绍了其片上可靠性防护的基本原理和工程化设计技术，重点介绍了应对静电与闩锁等电过应力的防护器件、防护电路和防护架构以及针对RF CMOS、功率芯片和异质集成电路等的专用防护方法，还介绍了纳米CMOS器件可靠性模型与仿真。全书总结了国内外在工业芯片可靠性防护设计方面的先进技术与方法，既有系统的基础理论与专业知识，又注重工程经验与实践案例；既具有鲜明的学术先进性，又具备丰富的技术实用性。
为方便学习，各章末均给出了本章要点与综合理解题；书末的附录中给出了本书缩略语对照表和各章综合理解题的参考答案。
本书既可以供从事相关工作的一线工程技术人员和管理人员使用，也可作为高校相关学科专业的教学参考书。

第1章常见电过应力的来源与表征

知己知彼，百战不殆。——春秋·孙武《孙子·谋攻篇》

与民用芯片相比，工业芯片的使用环境更为严苛，使用条件更为复杂多样，更容易遇到各种电过应力的冲击而受损以至芯片功能失效。本章将对工业芯片最常见的三种电过应力，即静电、浪涌和闩锁分别进行讨论，给出它们的主要来源以及测试表征方法，为后续章节讨论片上防护设计提供依据。

1.1电过应力的来源

1.1.1概述

电过应力（EOS,Electrical Over Stress)的严格定义在业界并无定论。狭义的EOS是指过电压、过电流和过电功率，这里所说的电压、电流和电功率可以是稳态的，也可以是瞬态的，后者常被称为“浪涌”。广义的EOS则包括静电放电（ESD，Electro-Static Discharge)、电磁干扰(EMI，Electro-Magnetic Interference)以及过电应力引发的其他功能失效（如闩锁、热烧毁等)。ESD和EOS常被一起讨论，因为在许多场合下要准确区分失效是来自

ESD还是其他EOS是相当困难的，而且ESD和EOS无论是失效模式、测试表征方法还是防护技术对策在很大程度上是类似的。

对于集成电路特别是工业芯片而言，最常见的电过应力有静电、浪涌和闩锁等。静电的来源最为广泛，包括对芯片进行操作或应用的人、部件和设备；浪涌可能来自雷电，但更多的来自为芯片供电的设备以及被芯片所控制的负载，尤其是感性和容性负载的快速通断；闩锁则属于电过应力通过芯片内部机制而导致的破坏。

电过应力可以来自芯片的制造过程，更多的则是来自芯片的使用过程，包括测试、组装和在机使用等阶段。许多现场失效的数据表明，包括ESD在内的EOS失效占有相当大的比例(甚至超过总失效数的50%)。过电流往往引起热烧毁或硅及金属的熔融，过电压往往引起栅或者pn结的击穿，过电功率则可能引起前述所有情况。

电过应力给芯片造成的故障依照从重到轻的程度，可以表现为以下三种形式：一是即时损坏，给芯片带来显性损伤，使其功能立即丧失(如短路、开路等）；二是潜在失效，给芯片带来隐性损伤，导致芯片的使用寿命和环境适应能力明显退化，但不会立即丧失功能；三是暂时失常，如逻辑电路误动作(如触发器不期望地被触发、计数器被改变计数、存储器内容被错误地改变等）和模拟电路参数漂移等。

对于电过应力的防护有环境防护、片外防护、片内防护（亦称片上防护）三种途径。在现阶段，静电防护以片内防护为主，浪涌防护以片外防护为主，闩锁防护则是片内防护和片外防护的结合。本书因主题与篇幅所限，以讨论静电和闩锁的片内防护技术为主，片外防护可参考其他专著(如庄奕琪编著的《电子设计可靠性工程》，西安电子科技大学出版社，2014)。

……

本书针对工业芯片在使用环境复杂性和内部结构多样性方面的具体特点，介绍了其片上可靠性防护的基本原理和工程化设计技术。重点是应对静电与闩锁等电过应力的防护器件、防护电路和防护架构以及针对RF CMOS、功率芯片和异质集成电路等的专用防护方法，也介绍了纳米CMOS器件可靠性模型与仿真。全书总结了国内外在工业芯片可靠性防护设计方面的先进技术与方法，既有系统的基础理论与专业知识支撑，又注重工程经验与实践案例的总结；既具有鲜明的学术先进性，又具备丰富的技术实用性。