【现货直发】高等学校电子与通信类专业“十一五”规划教材：EDA

第1章EDA技术概述
1.1EDA技术的发展历程
1.2应用EDA技术的设计特点
1.3EDA工具软件结构

第2章可编程逻辑器件
2.1可编程逻辑器件概述
2.2Altera公司的可编程逻辑器件
2.2.1MAX系列器件
2.2.2FLEX系列器件
2.2.3Cyclone系列器件
2.2.4ACEXlK系列器件
2.2.5StratixTM系列器件
2.2.6AtriarMGX系列器件
2.2.7ExcaliburTM系列器件
2.3其他可编程逻辑器件
2.3.1XⅡinx公司的器件产品
2.3.2Lattice公司的器件产品

第3章QuartusⅡ7.2简介
3.1QuartusⅡ7.2的设计步骤
3.2QuartusⅡ7.2的安装
3.2.1QuartusⅡ7.2的版本分类
3.2.2QuartusⅡ7.2的安装要求
3.2.3QuartusⅡ7.2的安装过程
3.2.4第一次运行QuartusⅡ7.2
3.3QuartusⅡ7.2的结构和工作环境
3.3.1QuartusⅡ7.2的结构
3.3.2QuartusⅡ7.2的工作环境

第4章图形输入设计方法
4.14位加法器设计实例
4.1.14位加法器逻辑设计
4.1.2半加器模块设计过程
4.1.3全加器模块设计过程
4.1.44位加法器的设计过程
4.2宏功能模块及其使用
4.2.1时序电路宏模块
4.2.2运算电路宏模块
4.2.32位十进制数字位移测量仪设计实例
4.3LPM宏模块及其使用
4.3.1参数化时序单元宏模块
4.3.2参数化运算单元宏模块
4.3.3参数化存储器宏模块
4.3.4其他模块
4.3.5参数化宏模块的使用方法

第5章文本输入设计方法
5.1文本输入界面
5.2用VHDL实现8位加法器设计

第6章VHDL入门
6.1VHDL的结构
6.1.1实体
6.1.2结构体
6.1.3VHDL库
6.1.4VHDL程序包
6.1.5配置
6.2VHDL的词法元素
6.2.1分界符
6.2.2标识符
6.2.3注释
6.2.4字符文字
6.3VHDL的数据对象
6.4VHDL的数据类型
6.4.1VHDL标准程序包STANDARD中定义的数据类型
6.4.2用户定义的数据类型
6.4.3IEEE预定义标准逻辑位与矢量
6.4.4VHDL的类型转换
6.5VHDL的操作符
6.5.1逻辑（LOGICAL）操作符
6.5.2算术（ARITHMETIC）操作符
6.5.3关系（RELATIONAL）操作符
6.5.4并置（CONCATENATION）操作符
6.5.5操作符的优先级
6.6VHDL的语法基础
6.6.1并行语句
6.6.2顺序语句

第7章常见逻辑单元的VHDL描述
7.1组合逻辑单元的VHDL描述
7.1.1基本逻辑门的VHDL描述
7.1.2编码器、译码器和多路选通器的VHDL描述
7.1.3加法器和求补器的VHDL描述
7.1.4三态门及总线缓沖器
7.2时序电路的VHDL描述
7.2.1时钟信号和复位信号
7.2.2触发器
7.2.3寄存器
7.2.4计数器
7.3存储器的VHDL描述
7.3.1存储器的数据初始化
7.3.2ROM（只读存储器）的VHDL描述
7.3.3RAM（随机存储器）的VHDL描述
7.3.4先进先出（FIFO）堆栈的VHDL描述

第8章有限状态机设计
8.1有限状态机的优点及转移图描述
8.1.1有限状态机的优点
8.1.2有限状态机的转移图描述
8.2有限状态机的VHI）L描述
82.1状态说明
8.2.2主控时序进程
8.2.3主控组合进程
8.2.4辅助进程
8.3有限状态机编码
8.3.1状态位直接输出型编码
8.3.2顺序编码
8.3.3一位热码编码（OneHotEncoding）
8.4有限状态机剩余状态码的处理
8.5有限状态机设计实例

第9章VHDL设计实例
9.1SPI接口的VHDL实现
9.1.1SPI接口介绍
9.1.2移位寄存器编程
9.1.3SPI主从选择模块编程
9.1.4时钟信号发生模块
9.1.5SH接口控制管理模块
9.1.6顶层设计VHDL描述
9.2LJRAT接口的VHDL实现
9.2.1LJART接口介绍
9.2.2LJART顶层的模块划分和VHDL描述
9.2.3波特率发生模块分析与VHDI.描述
9.2.4LJART发送模块程序与仿真
9.2.5UART接收模块分析及其VHDL描述
9.3ASK调制解调器的VHDL实现
9.3.1ASK调制器的VHDL描述
9.3.2ASK解调器的VHDL描述

第10章设计中的常见问题
10.1信号毛刺的产生及消除
10.1.1信号毛刺的产生
10.1.2信号毛刺的解决方法
10.2时钟问题
10.2.1信号的建立和保持时间
10.2.2全局时钟
10.2.3门控时钟
10.2.4多时钟系统
10.3复位和清零信号

第11章FPGA／CPLD器件的硬件连接
11.1编程工艺及方式介绍
11.2ByteBlaster下载电缆
11.3JTAG方式编程和配置
11.4Ps配置力式
11.5使用专用配置器件配置FPGA
参考文献

第12章FPGA/CPLD器件的硬件连接
参考文献

作者介绍