【现货直发】数字逻辑(第2版)/面向“工程教育认证”计算机系列课

第1章 数字逻辑概述
1．1 基本概念
1．1．1 数字量与模拟量
1．1．2 逻辑电平与数字波形
1．1．3 时钟和时序图
1．1．4 数字电路的应用和分类
1．2 数制与转换
1．2．1 十进制数
1．2．2 二进制数
1．2．3 八进制数
1．2．4 十六进制数
1．2．5 数制间的转换
1．3 带符号数
1．3．1 原码
1．3．2 反码
1．3．3 补码
1．3．4 浮点数
1．4 编码
1．4．1 二彩进制编码
1．4．2 可靠性编码
1．4．3 字符编码
1．5 本章小结
1．6 习题和自测题
第2章 布尔代数和逻辑化简
2．1 逻辑函数
2．1．1 基本概念
2．1．2 逻辑运算
2．2 逻辑代数的基本公式、定律和规则
2．2．1 公式和定律
2．2．2 基本规则
2．3 逻辑函数的表示法
2．3．1 真值表
2．3．2 逻辑表达式
2．3．3 卡诺图
2．3．4 波形图
2．3．5 逻辑电路图
2．4 逻辑表达式的形式
2．4．1 一般式
2．4．2 最小项和最大项
2．4．3 标准式
2．4．4 最简式
2．5 逻辑函数的化简
2．5．1 公式化简法
2．5．2 卡诺图化简法
2．5．3 化简中两个实际问题的考虑
2．6 本章小结
2．7 习题和自测题
第3章 组合逻辑电路
3．1 逻辑门电路符号和外部特性
3．1．1 基本逻辑门电路符号
3．1．2 复合逻辑门电路符号
3．1．3 逻辑门电路的外部特性
3．2 组合逻辑电路的分析
3．2．1 组合逻辑电路的分析步骤
3．2．2 组合逻辑电路的分析实例
3．3 组合逻辑电路的设计
3．3．1 组合逻辑电路的设计步骤
3．3．2 组合逻辑电路的设计实例
3．4 中规模通用集成电路的逻辑设计
3．4．1 加法器
3．4．2 数值比较器
3．4．3 编码器和译码器
3．4．4 数据选择器和数据分配器
3．4．5 综合应用实例
3．5 组合逻辑电路的险象
3．5．1 险象的产生
3．5．2 险象的分类
3．5．3 险象的判断
3．5．4 险象的消除
3．6 本章小结
3．7 习题和自测题
第4章 触发器
4．1 触发器概述
4．1．1 触发器的性质
4．1．2 触发器的分类
4．1．3 现态与次态
4．2 基本RS触发器
4．2．1 与非门构成的基本RS触发器
4．2．2 或非门构成的基本RS触发器
4．3 钟控触发器
4．3．1 钟控RS触发器
4．3．2 钟控D触发器
4．4 主从触发器
4．4．1 主从RS触发器
4．4．2 主从JK触发器
4．5 边沿触发器
4．5．1 边沿D触发器
4．5．2 边沿JK触发器
4．6 集成触发器
4．6．1 集成边沿D触发器
4．6．2 集成边沿JK触发器
4．7 T触发器及T′触发器
4．7．1 T触发器
4．7．2 T′触发器
4．8 触发器之间的转换
4．9 本章小结
4．1 0习题和自测题
第5章 时序逻辑电路
5．1 时序逻辑电路的结构模型与分类
5．1．1 时序逻辑电路的结构模型
5．1．2 时序逻辑电路的分类
5．2 时序逻辑电路的分析
5．2．1 同步时序逻辑电路的分析
5．2．2 异步时序逻辑电路的分析
5．3 时序逻辑电路的设计
5．3．1 同步时序逻辑电路的设计
5．3．2 异步时序逻辑电路的设计
5．4 寄存器
5．4．1 基本寄存器
5．4．2 移位寄存器
5．4．3 寄存器的应用
5．5 计数器
5．5．1 同步计数器
5．5．2 异步计数器
5．5．3 计数器的应用
5．6 本章小结
5．7 习题和自测题
第6章 逻辑门电路
6．1 半导体基础
6．1．1 半导体二极管
6．1．2 半导体三极管
6．1．3 场效应管
6．1．4 开关特性
6．2 TTL门电路
6．2．1 TTL与非门
6．2．2 集电极开路输出门
6．2．3 三态输出门
6．2．4 TTL门电路使用注意事项
6．3 CMOS门电路
6．3．1 常见的CMOS门电路
6．3．2 CMOS门电路使用注意事项
6．4 本章小结
6．5 习题和自测题
第7章 半导体存储器与可编程器件
7．1 半导体存储器
7．1．1 只读存储器
7．1．2 随机存取存储器
7．2 可编程器件
7．2．1 概述
7．2．2 可编程阵列逻辑
7．2．3 通用阵列逻辑
7．2．4 CPLD和FPGA
7．2．5 ISP技术
7．3 硬件描述语言
7．3．1 概述
7．3．2 VHDL/Verilog HDL的开发流程
7．3．3 VHDL开发实例
7．4 本章小结
7．5 习题和自测题
附录A 常用逻辑门国标符号与非国标符号对照表
附录B 常用TTL型中小规模集成电路芯片型号索引
附录C 常用MOS型中小规模集成电路芯片型号索引
附录D 习题和自测题答案
参考文献

作者介绍