【现货速发】纳米CMOS集成电路中的小延迟缺陷检测

译者序

伴随着集成电路（IC）工艺的不断发展，尤其是跨入到超深亚微米领域，使得IC的设计规模、设计方法都有了巨大的发展。这些发展导致IC的复杂度急剧增加，IC的测试也变得越来越困难，并且已经成为当前半导体工业领域中的挑战之一。由于当今的IC具有极高的复杂度和缩至纳米的尺寸，使其不仅仅对制造缺陷很敏感，比如电阻开路和短路，并且也易受到工艺偏差、电源噪声、串扰和与面向制造的设计（DfM）相关的规则违例的影响。这些缺陷和异常会在电路中引起小的延迟，统称为小延迟缺陷（SSD）。在超大规模集成电路（VLSI）中，比如中央处理单元（CPU）、图形处理单元（GPU）等芯片，芯片面积动辄上百平方毫米，晶体管数量也达到数千万甚至数亿量级，设计运行频率更是达到数GHz级别。庞大的设计规模、极高的性能需求以及超高的功耗使其不管从成本、性能还是可实现角度考虑都更倾向于选择深亚微米工艺，例如45nm、28nm、14nm甚至未来的10nm等更为先进的工艺。这些先进工艺的使用以及芯片的设计规模都使得芯片测试已然成为一项难点和重点，直接关系到工业芯片的产品性能和质量问题。在一些关键性应用中，比如汽车或医药系统等一些工业电路对质量的要求近乎严苛，对测试的要求更是作为要务。而在测试过程中对小信号延迟的测试和筛选则是所需关注的重中之重。
本书作者从事多年的高性能集成电路测试和研究工作，在IC测试方面具有丰富的工业实践经验和技术能力。本书中多个实验、示例以及经验结果都是针对当前实际的工业电路和学术界标准电路进行研究和分析而得出的，并是从作者多年研究成果中提取的宝贵精华，具有很高的借鉴意义和应用价值。
本书包含了测试领域的许多常见问题，旨在讲述SDD的测试方法和筛选流程。由于SDD能够引起电路中关键路径和非关键路径的瞬间时序失效，对其研究和筛选测试方案的提出具有重大的意义。本书分为4个部分：第1部分主要介绍了时序敏感自动测试向量生成ATPG；第2部分介绍全速测试，并且提出了一种超速测试的测试方法用于检测SDD；第3部分介绍了一种SDD测试的替代方案，可以在ATPG和基于电路拓扑解决方案之间进行折衷；第4部分介绍了SDD的测试标准，以量化的指标来评估SDD覆盖率。本书内容由简入深，对SDD测试全面展开，有助于提高读者的理解和掌握。
本书结合了高校科研人员、电子设计自动化（EDA）工具研发人员以及电路设计人员三方视角进行编写，是部针对SDD测试进行多角度全方位分析的书籍。本书对于当今工业设计、SDD测试领域的研究挑战以及当今SDD解决方案的发展方向，本书都可作为一站式参考书，适合具有一定IC设计经验或从事相关测试工作的工程师、微电子专业高校师生和研究人员以及对测试领域感兴趣的广大读者阅读。
本书主要由续海涛翻译并统稿，李艳、胡子一、韩荆宇、李国亮、昌锋、陈奎林和彭建宏也参与了部分内容的翻译。
在这里我要衷心感谢我在AMD公司的同事在翻译过程中所给出的建议和帮助，感谢我的家人对我工作的支持。后感谢机械工业出版社的顾谦编辑在本书翻译过程中给予的大力帮助。
由于译者水平有限，对原书的翻译必然会存在一些不足或错误，恳请广大读者批评指正。
译者

原 书 前 言

原 书 前 言
近些年在半导体工业领域中，设计方法和工艺技术已经有了巨大的发展。这些发展导致集成电路（IC）的复杂度急剧增加。由于当今的集成电路具有极高的复杂度和小至纳米的尺寸，使其不仅仅对制造缺陷很敏感，比如电阻性开路和短路，并且也受工艺偏差、电源噪声、串扰和与面向制造的设计（DfM）相关的规则违例的影响，例如对接触点和过孔外围不足。这些缺陷和异常会在电路中引起小的延迟，统称为小延迟缺陷（SSD）。在半导体产业中对SSD是很重视的，这是因为如果它们发生在电路中的关键路径上会导致芯片的即刻失效，即使它们发生在非关键路径也会在相关领域中造成质量风险以及潜在的可靠性风险。由于这些问题，为了实现较高产品质量，SSD的测试是十分重要的，将以很低的每百万缺陷数（DPPM）的形式进行衡量。
通常会使用失效模型来提供绝大多数制造缺陷足够的覆盖率，比如单固定故障和过渡延迟故障，但对于高性能芯片来说，由于SDD的存在使其并不能保证很低的DPPM。虽然固定型故障有可能会漏过延迟缺陷，过渡延迟故障能够筛选所有的延迟缺陷。可是，过渡失效测试对于SDD并不有效，这是因为使用这一失效模型的测试生成并没有考虑SDD筛选所需要的关键的时间信息，因此它更倾向于生成用于检测短路路径上失效的向量。SDD的检测需要激活失效并在电路中沿长路径进行传播。
路径延迟故障模型可用于锁定SDD，但它需要枚举设计中所有的敏感路径。由于设计尺寸的增大使路径条数以指数形式增加，对于大型的IC来说，使用路径延时故障模型来测试SDD是不切实际的。如果与时序无关的过渡失效向量使用的时钟速度高于系统时钟频率，它们可用于检测SDD。虽然这些“超速测试”的向量在检测SDD时比较有效，但是在测试过程中，更高的时钟速度所引起的风险性和更高的功耗会引起无法解释的失效，并且会因报废好的部件而引起不必要的产量损失（过杀）。
因此，这也就并不奇怪SDD测试已然成为院校和企业领导团队的一项重要研究课题。近期已经有大量的突破性论文发表在测试技术领域的主要期刊和会议论文集中。商业电子设计自动化（EDA）公司的与时序相关的自动测试向量生成（ATPG）工具针对每一种过渡失效将标准延迟格式（SDF）文件中的延迟信息考虑其中，之后尝试激起并观察长路径上的失效效应。当电路工作在额定时钟速度时，这一方法能够发现更宽范围的延迟缺陷。但是，当这些ATPG工具在时序相关的模型中运行时，所产生的测试向量数以及工具运行时间会显著增加，因此它们的实用性较差。因此，在更短运行时间中，减少向量数量并且获得相同或更高的延迟测试覆盖率的高效方法是半导体企业所寻求的。
本书提出了SDD测试挑战的综合分析以及实际解决方法。本书对所有方法的时效性和缺点都进行了深入的分析，它是这一课题的一个信息来源，并突出学术研究以及应用行业的解决方案和现行方法。本书包含10章，可分为4个部分。
第1章由资深大学研究员SMReddy以及行业先锋Peter Maxwell共同编写完成，对半导体产业测试的挑战和SDD测试的需求作了概述，包括基本概念和入门资料。这一章之后便是本书的第1部分，是有关时序敏感的ATPG。这部分包含两章：第2章由Duncan（Hank）Walker所写；第3章源自明导国际公司（Mentor Graphics Corporation)的领导团队。读者将会找到一个算法解决方案的简述，该方案已经集成进明导国际的商业工具中。
本书的第2部分讲的是全速测试,它包含两章，由Mohammad Tehranipoor以及他的学生和合作伙伴共同所写。本书的第3部分介绍了基于“替代方案”的SDD测试，该替代方案扩展了新的测量标准、补充ATPG和基于解决方案的电路拓扑。第3部分包含三章，来自于两个一流公司（AMD和LSI公司）以及杜克大学。本书的第4部分“SDD的测量标准”提出了多个方案，这些方案已经被推举为用于评估SDD覆盖率的一个量化方法，这一部分重点介绍了一组不同指标之间的优势和不足并且指明了改进的空间。
希望本书具有激励和教育意义。本书包含了三方观点所作出的贡献：院校研究人员、EDA工具的研发人员以及芯片设计人员和工具使用人员。本书是同类书中本从不同角度出发的并且涉及SDD测试的所有方面的书籍。希望本书能够为当前工业实践、SDD测试领域的研究挑战以及一些更令人叹服的思路和解决方案充当一站式参考书。这里对各章作者所作出的贡献表示感谢，同时对CRC出版社的员工所给予的鼓励和帮助表示感谢。后，对美国国家科学基金会和半导体研究公司以研究经费和合同的形式所给予的经济资助深表感谢。