EDA技术与SoC设计应用

随着电子工程与计算机科学的迅猛发展，数字电路系统的发展十分迅速。电子元件在*近几十年经历了从小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)到超大规模集成电路(VLSI)的发展历程。从简单可编程元件到高密度可编程元件，设计方法也从根本上发生了转变： 由原来的手工设计发展到现在的电子设计自动化(EDA)设计。为了提高系统的可靠性与通用性，可编程逻辑元件(PLD)尤其是现场可编程逻辑元件(FPGA)被大量应用，在PLD的开发过程中，EDA技术的出现带来了电子系统设计的革命性变化。
本书以EDA工程技术和片上系统（SoC）设计技术为主线，对传统的教学内容和课程体系进行重组和整合，教材在编写时突破传统课程体系的制约，对课程体系等进行综合改革，融入本领域*的科研与教学改革成果，确保课程的系统性与先进性，使之能更好地适应21世纪人才培养的需要。教材的主要特点如下：
(1) 创新性。本教材突破传统的硬件描述语言教学模式和流程，将普遍认为较难学习的硬件描述语言VHDL和Verilog用全新的实例教学理念和编排方式给出，并与EDA工程技术有机结合，达到良好的教学效果。教材以数字电路设计为基点，从实例的介绍中引出硬件描述语言语句语法内容，通过一些简单、直观、典型的实例，将硬件描述语言中*核心、*基本的内容解释清楚，使读者在很短的时间内就能有效地掌握硬件描述语言的主干内容，并用于设计实践。
(2) 系统性。本书内容全面，注重基础，理论联系实际，不仅全面介绍EDA技术基础知识，如两种硬件描述语言VHDL和Verilog、CPLD/FPGA软件开发，而且在此基础上全面介绍FPGA开发的高阶设计内容，如可编程片上系统SOPC的应用开发，真正具备了从底层数字电路开发到高层集成电路应用开发的系统性知识。另外本书使用大量图表说明问题，文字简练、针对性强，设计实例都通过编译，设计文件和参数选择都经过验证，便于读者对内容的理解和掌握。
(3) 实用性。本书注重实用、讲述清楚、由浅入深，书中的实例具有很高的参考价值和实用价值，能够使读者掌握较多的实战技能和经验。它既可作为高等院校电气、自动化、计算机、通信、电子类专业的研究生、本科生的教材或参考书，也可供广大ASIC设计人员和电子电路设计人员阅读参考。
本书分为11章。
第1章是EDA技术的概述，介绍EDA技术的发展、EDA设计流程及EDA技术设计的领域。
第2章主要介绍CPLD/FPGA元件，包括可编程逻辑元件的发展、分类及原理，重点介绍Altera公司不同型号FPGA的结构及特点。
第3章主要介绍Altera公司的早期设计工具MAX plus Ⅱ。它支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。MAX plus Ⅱ具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。
第4章主要介绍当前主流的FPGA设计工具Quartus Ⅱ。Quartus Ⅱ集成环境包括可编程逻辑元件设计、综合、布局、布线、验证和仿真。Quartus Ⅱ设计工具提供了一个完整的多平台开发环境，它包含整个FPGA和CPLD设计阶段的解决方案。此外，Quartus Ⅱ 设计工具提供全流程的可视化图形用户界面。
第5章主要介绍Quartus Ⅱ 软件与第三方仿真工具ModelSim的使用，ModelSim具有强大的模拟仿真功能，在设计、编译、仿真、调试开发过程中，有一整套工具可供使用，而且操作起来非常灵活，支持多款操作系统，它能很好地与操作系统环境协调工作。
第6章和第7章分别介绍VHDL和Verilog HDL两种常用硬件描述语言的基础知识。VHDL和Verilog HDL作为IEEE标准的硬件描述语言，经历了20多年的发展、应用和完善，以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层次的仿真测试手段，在电子设计领域获得了普遍的认同和广泛的接受，成为现代EDA领域的*硬件描述语言。
第8章主要介绍EDA设计中一些重要的概念，对建立/保持时间、竞争冒险现象、时钟种类、信号延时、流水线设计技术和有限状态机等做了介绍。
第9章主要介绍Nios Ⅱ嵌入式处理器。 Nios Ⅱ嵌入式处理器独特的优势能够为应用选择合适的系统，包括处理器性能、混合外设以及系统配置等。而且，开发平台还可以帮助迅速发布产品，随时增加新特性，可以满足新兴标准和多变的客户需求。
第10章主要介绍Altera公司重要的嵌入式设计工具SOPC Builder，SOPC Builder包含在Quartus Ⅱ软件中，它为建立SOPC系统提供图形化环境。SOPC Builder中已经包含了Nios Ⅱ处理器以及一些常用的外设IP模块，用户也可以设计自己的外设IP。
第11章主要介绍设计工具DSP Builder，DSP Builder是Altera公司推出的一个数字信号处理（DSP）开发工具，它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的Matlab和Simulink DSP开发软件。Altera公司的DSP系统体系解决方案是一项具有开创性的解决方案，它将FPGA的应用领域从多通道高性能信号处理扩展到很广泛的基于主流DSP的应用，是Altera公司*款基于C代码的可编程逻辑设计流程。
为方便教学，本书电路符号采用了常用形式，未采用国标符号。
本书由李鸿强教授组织编写。李鸿强教授策划了全书的主要内容，李鸿强、段晓杰、张诚、陈力颖、高铁成、张艳丽、谢睿参加了编写。其中第1、2章由李鸿强编写，第3章由李鸿强、谢睿编写，第4、5章由张艳丽、李鸿强编写，第6章由段晓杰编写，第7章由陈力颖编写，第8、9（部分）章由李鸿强、谢睿编写，第10章由张诚编写，第9（部分）、11章由高铁成编写。全书由李鸿强和谢睿参与统稿。十分感谢各位老师及研究生对本书编写提供的帮助。
由于电子技术的高速发展，应用领域繁杂，并且编者水平和掌握的资料有限，加之时间仓促，书中难免存在不妥之处，恳请各位读者批评指正。
编者
2020年5月

基于FPGA的电子系统设计技术是21世纪电子应用工程师的基本技能之一，而基于FPGA的EDA和SOPC设计技术是当前电子系统设计领域*前沿的技术。本书从Altera公司的FPGA EDA软件 硬件描述语言VHDL Verilog SOPC Builder的设计方法出发，使读者在掌握了VHDL和Vetrilog HDL后，学习Quartus II、SOPC Builder以及Nios II IDE。

李鸿强，天津工业大学，电子与信息工程学院副院长，副教授；从事通信与信息系统、光电子与微电子学方面的科研和教学工作。

第1章EDA技术概述

1.1引言

1.2EDA技术及其发展现状

1.3EDA设计方法

1.4CPLD/FPGA的EDA开发流程

1.5EDA设计工具

第2章CPLD/FPGA元件

2.1PLD的结构与配置

2.1.1PLD发展历程

2.1.2PLD分类

2.1.3PLD原理与基本结构

2.2CPLD与FPGA简介

2.2.1CPLD与FPGA的区别

2.2.2Altera产品介绍

2.2.3Altera的CPLD的结构与特点

2.2.4Altera的FPGA的结构与特点

2.3MAX系列元件

2.3.1MAX 3000A

2.3.2MAX 7000

2.3.3MAX Ⅱ

2.3.4MAX Ⅴ

2.4Cyclone系列元件

2.4.1Cyclone

2.4.2Cyclone Ⅱ

2.4.3Cyclone Ⅲ

2.4.4Cyclone Ⅳ

2.4.5Cyclone Ⅴ

2.5Stratix系列元件

2.5.1Stratix

2.5.2Stratix Ⅱ

2.5.3Stratix Ⅲ

2.5.4Stratix Ⅳ

2.5.5Stratix Ⅴ

第3章MAX plus Ⅱ软件概述

3.1MAX plus Ⅱ软件简介

3.1.1MAX plus Ⅱ开发软件特点

3.1.2MAX plus Ⅱ开发软件的主要功能

3.1.3MAX plus Ⅱ运行环境需求

3.2MAX plus Ⅱ的安装

3.2.1MAX plus Ⅱ软件安装

3.2.2MAX plus Ⅱ软件授权

3.3MAX plus Ⅱ设计流程

3.3.1设计流程

3.3.2设计编译

第4章Quartus Ⅱ软件概述

4.1Quartus Ⅱ软件简介

4.1.1图形用户界面设计流程

4.1.2EDA工具设计流程

4.1.3命令行设计流程

4.1.4Quartus Ⅱ软件的主要设计特性

4.2Quartus Ⅱ软件安装

4.2.1PC系统配置

4.2.2Quartus Ⅱ软件安装过程

4.2.3Quartus Ⅱ软件授权

4.3Quartus Ⅱ基本设计流程

4.3.1创建工程

4.3.2建立图形设计文件

4.3.3建立文本编辑文件

4.3.4建立存储器编辑文件

4.4设计项目的编译

4.4.1设计综合

4.4.2Quartus Ⅱ编译器窗口

4.4.3编译器选项设置

4.4.4引脚分配

4.4.5启动编译器

4.5设计项目的仿真

4.5.1仿真波形文件创建

4.5.2设计仿真

4.5.3仿真结果分析

4.6元件编程

第5章Quartus Ⅱ软件第三方工具

5.1ModelSim软件的主要结构

5.2ModelSim的简要使用方法

5.3在ModelSim SE中指定Altera的仿真库

第6章VHDL硬件描述语言

6.1概述

6.2VHDL语言的基本结构

6.2.1VHDL语言基本单元及其结构

6.2.2VHDL语言结构体的子结构描述

6.2.3程序包、库及配置

6.2.4VHDL的常用语句

6.3VHDL语言的数据类型及运算符

6.3.1VHDL语言的客体及其分类

6.3.2数据类型的种类

6.3.3数据类型的转换

6.3.4VHDL语言的运算符

6.4VHDL数字电路设计实例

6.4.1VHDL语言组合逻辑电路设计

6.4.2VHDL语言时序逻辑电路设计

第7章Verilog HDL硬件描述语言

7.1概述

7.1.1Verilog HDL的历史

7.1.2Verilog HDL与VHDL的比较

7.1.3Verilog HDL的功能

7.1.4Verilog HDL的设计方法

7.1.5语言描述与电路实现的关系

7.2Verilog HDL的基本结构

7.2.1Verilog HDL模块的结构

7.2.2端口类型声明

7.2.3逻辑功能描述

7.3标识符、常量和变量

7.3.1标识符

7.3.2值集合

7.3.3常量

7.3.4变量

7.3.5对被赋值变量的类型要求

7.4运算符及表达式

7.4.1算术运算符

7.4.2关系运算符

7.4.3相等关系运算符

7.4.4逻辑运算符

7.4.5按位运算符

7.4.6归约运算符

7.4.7移位运算符

7.4.8条件运算符

7.4.9位拼接

7.4.10赋值运算符

7.4.11运算符的优先级

7.5编译预处理指令

7.5.1宏定义指令`define

7.5.2文件包含指令`include

7.5.3条件编译命令`ifdef，`else，`endif

7.5.4时间尺度`timescale

7.6门级建模

7.6.1实例化

7.6.2内置基本门类型

7.6.3门延时

7.6.4实例数组

7.6.5门级建模示例

7.7寄存器传输级建模

7.7.1连续赋值语句

7.7.2线网声明赋值

7.7.3连续赋值语句的应用场合

7.7.4寄存器传输级建模举例

7.8算法级建模

7.8.1块语句

7.8.2过程赋值语句

7.8.3时序控制

7.8.4程序控制语句

7.8.5过程结构

7.8.6作用域规则

7.8.7算法级建模举例

第8章EDA设计优化

8.1建立和保持时间

8.2冒险现象

8.2.1竞争冒险现象

8.2.2冒险现象产生的原因

8.2.3竞争冒险的判断

8.2.4如何消除冒险现象

8.3时钟问题

8.3.1全局时钟

8.3.2门控时钟

8.3.3多级逻辑时钟

8.3.4行波时钟

8.3.5多时钟系统

8.4清零和置位信号

8.5信号的延时

8.5.1导致信号延时的因素

8.5.2消除电路冗余

8.5.3时钟歪斜现象及解决办法

8.6流水线设计技术

8.6.1流水线设计的优点

8.6.2流水线设计的流程

8.7有限状态机FSM

8.7.1Moore型有限状态机

8.7.2Mealy型有限状态机

8.7.3状态机的设计要点

8.8测试验证程序TestBench

8.8.1测试验证程序的目的

8.8.2TestBench的设计方法

8.8.3TestBench应用举例

第9章Nios嵌入式处理器设计

9.1Nios嵌入式处理器介绍

9.1.1*代Nios嵌入式处理器

9.1.2第二代Nios嵌入式处理器

9.1.3可配置的软核嵌入式处理器的优势

9.2Nios Ⅱ嵌入式处理器软、硬件开发流程简介

9.2.1硬件开发流程

9.2.2软件开发流程

9.3Nios Ⅱ处理器结构

9.4Nios Ⅱ的寄存器文件

9.4.1Nios Ⅱ的通用寄存器

9.4.2Nios Ⅱ的控制寄存器

9.5算术逻辑单元

9.5.1未实现的指令

9.5.2用户指令

9.6复位信号

9.7Nios Ⅱ处理器运行模式

9.8异常和中断控制器

9.8.1异常控制器

9.8.2中断控制器

9.9Nios Ⅱ的异常处理

9.9.1异常类型

9.9.2异常硬件处理流程

9.9.3异常判别及优先级

9.9.4异常嵌套

9.9.5异常返回

9.9.6异常响应时间

9.10存储器及I/O结构

9.10.1指令与数据总线

9.10.2高速缓存

9.10.3紧耦合存储器

9.10.4地址映射

9.11存储器和外设访问

9.11.1寻址方式

9.11.2高速缓存访问

第10章SOPC Builder设计开发

10.1SOPC技术简介

10.1.1SOPC技术及特点

10.1.2SOPC系统的实现方式

10.2SOPC系统开发流程

10.3SOPC系统硬件开发

10.3.1SOPC Builder简介

10.3.2SOPC系统的硬件开发

10.4SOPC系统的软件开发

10.4.1创建C/C 应用工程

10.4.2设置C/C 应用工程系统属性

10.4.3编译链接工程

10.4.4调试/运行程序

第11章DSP Builder设计开发

11.1DSP Builder系统设计工具

11.1.1DSP Builder安装

11.1.2嵌入式DSP设计流程

11.1.3DSP Builder设计过程

11.2LogicLock技术

11.2.1LogicLock技术简介

11.2.2LogicLock设计应用

参考文献

随着电子工程与计算机科学的迅猛发展，数字电路系统的发展十分迅速。从简单可编程器件到高密度可编程器件，设计方法从根本上发生转变，由原来的手工设计到现在的电子设计自动化（EDA）。为了提高系统的可靠性与通用性，可编程逻辑器件（PLD）尤其是现场可编程逻辑器件（FPGA）被大量地应用，在可编程集成电路的开发过程中， EDA技术的出现带来了电子系统设计的革命性变化。 
《EDA技术与SoC设计应用》以EDA工程技术和SoC设计技术为主线，对传统的教学内容和课程体系进行重组和整合，融入本领域*的科研与教学改革成果，确保课程的系统性与先进性，使之能更好地适应新工科人才培养模式的需要。《EDA技术与SoC设计应用》的主要特点包括： 
（1）创新性。《EDA技术与SoC设计应用》突破传统的硬件描述语言教学模式和流程，将普遍认为较难学习的硬件描述语言VHDL和Verilog用全新的实例教学理念和编排方式给出，并与EDA工程技术有机结合，达到良好的教学效果。《EDA技术与SoC设计应用》以数字电路设计为基点，从实例的介绍中引出硬件描述语言语句语法内容，通过一些简单、直观、典型的实例，将硬件描述语言中*核心、*基本的内容解释清楚，使读者在很短的时间内就能有效地把握硬件描述语言的主干内容，并付诸设计实践。 
（2）系统性。《EDA技术与SoC设计应用》内容全面，注重基础，理论联系实际，不仅全面介绍EDA技术基础知识，如两种硬件描述语言VHDL和Verilog、CPLD/FPGA软件开发，而且在此基础上全面介绍FPGA开发的高阶设计内容，如可编程片上系统SoPC的应用开发，真正具备了从底层数字电路开发到高层集成电路应用开发的系统性知识。 
（3）实用性。《EDA技术与SoC设计应用》注重实用、讲述清楚、由浅入深，使用大量图表说明问题，编写简明精练、针对性强，设计实例都通过编译，设计文件和参数选择都经过验证，便于读者对内容的理解和掌握。书中的实例具有很高的参考价值和实用价值，能够使读者掌握较多的实战技能和经验。 
《EDA技术与SoC设计应用》既可作为高等院校电气、自动化、计算机、通信、电子类专业的研究生、本科生的教材或参考书，也可供广大ASIC设计人员和电子电路设计人员阅读参考。