【假一罚四】Altium Designer EDA设计与实践

集团直发，全新正版书籍，假一罚四，放心选购。24小时内发货，可开发票。

￥ 24.5 7.7折 ￥ 32 全新

库存3件

   商品详情   

第1章  Altium Designer平台与EDA设计
  1.1 Altium Designer与电子设计的发展
    1.1.1 Altium Designer平台性能
    1.1.2 多用户的协同开发
  1.2 EDA设计与Altium Designer融合
    1.2.1 丰富的IP库资源
    1.2.2 可视化的工程操作
    1.2.3 强大的SOPC设计能力
    1.2.4 简单而实用IP设计功能
    1.2.5 便捷的虚拟仪器调试
    1.2.6 高效的TestBeneh设计功能
  1.3 可重构的硬件开发平台和突破传统设计流程
    1.3.1 可重构的硬件平台
    1.3.2 统一的开发环境
    1.3.3 高效的板级在线调试
  1.4 丰富的在线网络资源
  1.5 Altium Designer工程层次结构
第2章  电子系统设计的创新验证平台
  2.1 NBII
    2.1.1 NBII介绍
    2.1.2 NBII的主要功能
    2.1.3 NBII的结构特点
    2.1.4 NBII板载资源
  2.2 NB3000系列
    2.2.1 NB3000介绍
    2.2.2 NB3000的系统结构
    2.2.3 NB3000的系统资源
    2.2.4 NB3000的外围接口
  2.3 深入NB3000
    2.3.1 NB3000快速构建电子系统设计原型
    2.3.2 音乐霹雳彩灯设计
第3章  Altium Designer FPGA系统设计
  3.1 EDA设计流程简介
  3.2 A1tium DesignerEDA设计平台的特点
  3.3 Altium Designer EDA开发流程介绍
    3.3.1 新建FPGA工程
    3.3.2 HDL方法设计子模块驱动
  3.4 A1tium Designer逻辑功能仿真
    3.4.1 仿真的类型
    3.4.2 Altium Designer TestBench基本结构
    3.4.3 Altium Designer TestBench操作步骤
    3.4.4 测试信号的产生
    3.4.5 初次启动TestBench仿真
  3.5 Altium Designer原理图输入法设计  
    3.5.1 原理图分层设计流程与图标创建
    3.5.2 原理图模块连接设计
    3.5.3 原理图设计逻辑仿真
    3.5.4 原理图调用器件库内元件设计
  3.6 Altium Designer常用操作介绍
    3.6.1 原理图IP库介绍
    3.6.2 原理图放置器件
    3.6.3 原理图信号的连接
    3.6.4 器件图标序号的快速添加
    3.6.5 电源与地的作用
第4章  FPGA工程的系统验证与IP封装方法
  4.1 FPGA工程的系统验证简介
  4.2 FPGA工程下载的基本流程
  4.3 NanoBoard开发平台与Altium Designer的操作
    4.3.1 NanoBoard与Ahium Designer的连接
    4.3.2 Ahium Designer与NanoBoard的可视化操作
  4.4 建立FPGA工程约束条件
    4.4.1 约束文件语法定义
    4.4.2 约束文件的输入与添加
  4.5 Altium Designer编译、综合与下载
  4.6 采用标准的Nano平台完成下载
  4.7 虚拟仪器的使用
  4.8 核心工程设计与IP封装设计
    4.8.1 设计与发布IP器件
    4.8.2 验证IP器件
第5章  Altium Des堙ner片上嵌入式系统设计
  5.1 8位处理器FSK51内核
    5.1.1 TSK51系列微处理器
    5.1.2 TSK51x引脚定义
    5.1.3 TSK51x存储器管理
  5.2 基于TSK51的嵌入式软件开发环境
    5.2.1 嵌入式软件编译环境
    5.2.2 创建一个嵌入式工程
    5.2.3 设置嵌入式工程选项
    5.2.4 构建嵌入式应用
    5.2.5 调试嵌入式应用
  5.3 Altium Designer 8位嵌入式FPGA系统设计流程
    5.3.1  Altium Designer图形化设计流程控制
    5.3.2 基于Nexus协议的JTAG软链
    5.3.3 嵌入式工程的在线调试
第6章  基于TSK3000A的32位片上嵌入式系统设计
  6.1 TSK3000A 32位软核处理器的特点
    6.1.1 软核处理器的应用优势
    6.1.2 TSK3000A处理器的特性
  6.2 TSK3000A 32位处理器的介绍
    6.2.1 引脚介绍
    6.2.2 处理器配置
    6.2.3 存储器和IO管理
    6.2.4 存储器映射定义
    6.2.5 存储器和外设IO访问
    6.2.6 通用寄存器
    6.2.7 特殊功能寄存器
  6.3 中断和异常
    6.3.1 中断
    6.3.2 软件异常
    6.3.3 中断模式
    6.3.4 从中断返回
  6.4 可编程间隔定时器
  6.5 Wishbone总线通信
    6.5.1 Wishbone器件的读写
    6.5.2 Wishbone时序
    6.5.3 系统互连专用器件
  6.6 基于TSK3000A的FPGA系统设计
    6.6.1 基于TSK3000A的硬件系统搭建
    6.6.2 基于TSK3000A的嵌入式编程
    6.6.3 工程的构建以及下载运行
第7章  软件平台构建器设计技术
  7.1 OpenBus总线系统
    7.1.1 OpenBus总线系统简介
    7.1.2 OpenBus总线系统基本原理
    7.1.3 OpenBus系统设计基础
  7.2 采用OpenBus总线构建TSK3000A处理器系统
  7.3 软件平台构建器的基本原理
  7.4 采用软件平台构建器进行嵌入式软件设计
  7.5 工程的构建以及下载运行
第8章  Altium Designet与第三方平台的连接
  8.1 Altium Designer与第三方开发板的连接
    8.1.1 传统的并口下载调试电缆的连接
    8.1.2 Altium IISB JTAG适配器的连接
    8.1.3 NanoBoard与第三方开发板的连接
  8.2 Altium Designer JTAG扫描链
    8.2.1 从JTAG的发展谈起
    8.2.2 JTAG扫描的级联
    8.2.3 Altium Designer JTAG的类型
    8.2.4 从Altium Designer JTAG的连接方式谈起
    8.2.5 A1tiumDesigner JTAG扫描链特点
  8.3 AItium Designer第三方开发板工程移植
    8.3.1 从简单的Simple—Counter工程移植开始
    8.3.2 将工程下载至第三方开发平台的FPGA配置Flash中  
    8.3.3 运用“软”链调试设计