【假一罚四】VerilogFPGA芯片设计
集团直发，全新正版书籍，假一罚四，放心选购。24小时内发货，可开发票。
￥ 26.2 7.5折 ￥ 35 全新
库存3件
广东东莞
认证卖家担保交易快速发货售后保障
作者林灶生 等编著
出版社北京航天航空大学出版社
ISBN9787810777391
出版时间2006-07
装帧平装
开本其他
定价35元
货号9289604
上书时间2024-11-26
商品详情
- 品相描述：全新
- 商品描述
-
前言
序言 完成了《VHDL芯片设计》一书后，我们深感硬件描述语言在电子工程及信息工程领域的重要性。一方面Verilog语言是一种非常流行的硬件描述语言，而市面上Verilog语言相关书籍屈指可数；另一方面我们在开设Verilog语言相关课程过程中，建立了相当多的模块程序，想将它
导语摘要
除讲述基本的设计技巧外，还深入介绍了多模块整合设计技术，适合各层次设计者参考使用。内容包括：数字逻辑设计与Verilog发展历史，Veril og设计风格与概念，Verilog设计结构，门级描述，数据流建模，行为描述，函数及任务，UDP逻辑电路与状态机，Verilog程序设计技巧，电路延时时序的设定及实用专题设计范例等。
本书适于大专院校电子类及计算机工程类本科及研究生，以及相关领域的工程设计人员使用。
目录
第1章 数字逻辑设计与Verilog的发展过程
1.1 计算机辅助设计与集成电路产业
1.2 硬件描述语言
1.3 集成电路芯片设计流程
第2章 Verilog设计风格与概念
2.1 设计风格
2.2 基本概念
参考文献
第3章 Verjlog设计结构
3.1 设计方法
3.2 模块
3.3 端口
3.4 模块实例的引用
3.5 数据类型
参考文献
第4章 门级描述
4.1 and，or，nand，nor，xor及xnor门
4.2 buf及not门
4.3 实例说明
4.4多路输入选择器实例
习题
参考文献
第5章 数据流建模
5.1 连续赋值
5.2 表达式
5.3 应用实例
习题
参考文献
第6章 行为描述
6.1 过程性结构
6.2 过程性赋值
6.3 begin...end块语句
6.4 if语句
6.5 case语句
6.6 casez语句
6.7 casex语句
6.8 循环
6.9 begin...end区块语句
6.10 fork...join区块语句
6.11 wait语句
6.12 实用范例
习题
参考文献
第7章 函数及任务
7.1 函数
7.2 任务
7.3 函数调用函数
7.4 任务调用函数及任务
7.5 系统函数与任务
习题
参考文献
第8章 用户定义的原语逻辑电路与状态机
8.1 UDP的设计方法
8.2 用UDP描述组合逻辑电路
8.3 用UDP描述时序逻辑电路
8.4 状态机
习题
参考文献
第9章 Verilog程序设计技巧
第10章 电路延迟时序的设定
第11章 实用专题设计范例
内容摘要
除讲述基本的设计技巧外，还深入介绍了多模块整合设计技术，适合各层次设计者参考使用。内容包括：数字逻辑设计与Verilog发展历史，Veril og设计风格与概念，Verilog设计结构，门级描述，数据流建模，行为描述，函数及任务，UDP逻辑电路与状态机，Verilog程序设计技巧，电路延时时序的设定及实用专题设计范例等。
本书适于大专院校电子类及计算机工程类本科及研究生，以及相关领域的工程设计人员使用。
— 没有更多了 —
以下为对购买帮助不大的评价