SOPC技术基础教程
￥ 9.63 1.8折 ￥ 55 九五品
仅1件
作者郭勇
出版社北京交通大学出版社
ISBN9787512134461
出版时间2018-02
版次1
装帧平装
开本16开
纸张胶版纸
页数365页
字数99999千字
定价55元
上书时间2024-07-09
商品详情
- 品相描述：九五品
- 商品描述
-
基本信息
书名:SOPC技术基础教程
定价：55.00元
作者:郭勇
出版社：北京交通大学出版社
出版日期：2018-02-01
ISBN：9787512134461
字数：538000
页码：365
版次：2
装帧：平装
开本：16开
商品重量：
编辑推荐
“国家电工电子教学基地”系列教材，北京高等教育精品教材立项项目，配有丰富的电子资源（电子课件、CF卡测试有关程序及定制指令文件），对开发设计用到的软件进行了小幅度的升级，可作为SOPC技术的入门教材。
内容提要
本书系统地介绍了基于FPGA的SOPC的软硬件开发技术，以一个简单的设计实例为主线介绍软硬件的开发流程、开发工具的使用及开发的思想，使读者对SOPC技术有一个基本的了解。将Nios II体系结构、Avalon总线规范、Nios II处理器常用外部设备的更多底层细节提供给读者，使读者获得进行高级开发的能力，如第8章介绍的定制指令、定制外设开发和C2H编译器的使用。另外还介绍了使用MATLAB和DSP Builder进行基于FPGA的DSP开发技术，并提供了一些典型的实验。本书可作为高等院校电子信息类各专业本科生、研究生的教材，也可以作为相关工程技术人员的参考书。
目录
章绪论11.1基本概念11.1.1SOC11.1.2SOPC21.1.3IP核21.2Nios Ⅱ 软核处理器简介41.2.1可定制特性41.2.2系统性能可配置性51.2.3延长产品生存周期71.3SOPC设计流程81.4支持Nios Ⅱ CPU的FPGA型号91.4.1Cyclone和Cyclone Ⅱ系列91.4.2Stratix和Stratix Ⅱ系列111.5新的FPGA系列器件13第2章SOPC的硬件开发环境及硬件开发流程162.1创建Quartus Ⅱ工程162.2创建Nios Ⅱ 系统模块212.2.1创建顶层实体212.2.2创建Nios Ⅱ 系统模块222.2.3分配IP模块的地址和中断号332.2.4配置Nios Ⅱ 系统342.2.5生成Nios Ⅱ 并加入到工程中352.2.6加入引脚和嵌入式锁相环362.3设计优化432.3.1面积与速度的优化442.3.2时序约束与设置452.3.3Fitter设置452.4编译472.4.1编译设置472.4.2引脚分配492.4.3编译用户设计512.5编程下载522.5.1下载532.5.2验证54第3章Nios Ⅱ 体系结构563.1Nios Ⅱ 处理器结构563.2Nios Ⅱ 寄存器文件593.2.1通用寄存器593.2.2控制寄存器603.3存储器和I/O组织603.3.1指令和数据总线613.3.2高速缓存633.3.3紧耦合存储器643.3.4地址映射643.4寻址方式65第4章Avalon总线规范664.1Avalon总线简介664.2Avalon总线基本概念674.2.1Avalon外设和交换架构684.2.2Avalon信号694.2.3主端口和从端口694.2.4传输704.2.5主从端口对704.2.6周期704.3Avalon信号704.3.1信号类型的完整列表714.3.2信号极性744.3.3信号命名规则744.3.4Avalon信号时序说明744.3.5传输属性754.4从端口传输754.4.1从端口信号详述764.4.2从端口读传输784.4.3从端口写传输824.5主端口传输854.5.1 主端口信号864.5.2主端口基本读传输874.5.3主端口基本写传输884.5.4等待周期、建立时间和保持时间属性894.5.5流水线、三态和突发属性904.6流水线传输属性904.6.1具有固定延迟的从端口流水线读传输904.6.2具有可变延迟的从端口流水线读传输924.6.3主端口流水线传输944.7流控制954.7.1具有流控制的从端口传输964.7.2具有流控制的主端口传输994.8三态传输1004.8.1三态从端口传输1014.8.2三态主端口传输1074.9突发传输1084.9.1限制1094.9.2主端口突发传输1094.9.3从端口突发传输1124.10和传输无关的信号1154.10.1中断请求信号1154.10.2复位控制信号1164.11地址对齐1164.11.1本地地址对齐1174.11.2动态地址对齐117第5章基于FPGA的DSP开发技术1195.1基于 MATLAB/DSP Builder的DSP模块设计流程1195.2正弦波发生器模块的设计1215.2.1建立设计模型1215.2.2Simulink模型仿真1295.2.3使用Signal Compiler将算法转化成硬件实现1335.2.4使用Quartus Ⅱ 进行时序仿真1355.2.5硬件实现与测试1375.2.6使用嵌入式逻辑分析仪SignalTap Ⅱ进行测试1405.3DSP Builder的层次设计1475.4FIR滤波器设计1505.4.1FIR滤波器原理1505.4.216阶FIR滤波器的设计1515.4.3使用MATLAB的滤波器设计工具进行滤波器系数的计算156第6章软件设计流程和方法1646.1Nios Ⅱ IDE简介1646.1.1工程管理器1656.1.2编辑器和编译器1676.1.3调试器1686.1.4闪存编程器1696.2软件开发流程1706.2.1Nios Ⅱ 程序的构成1706.2.2Nios Ⅱ IDE软件开发步骤1716.3调试/运行程序1806.3.1调试/运行环境设置1806.3.2调试/运行程序1846.3.3下载程序到Flash1846.4硬件抽象层库1876.4.1HAL简介1876.4.2HAL体系结构1886.5使用HAL开发应用程序1916.5.1Nios Ⅱ IDE 工程结构1916.5.2系统描述文件——system.件1926.5.3数据宽度和HAL类型定义1936.5.4UNIX风格的接口1936.5.5文件系946.5.6使用字符型设备1966.5.7使用文件子系976.5.8使用定时器设备1976.5.9使用Flash设备2006.5.10使用DMA设备2056.5.11启动顺序和入口点2106.6异常处理2126.6.1异常处理概念2126.6.2硬件如何工作2136.6.3ISR 性能数据2176.6.4调试ISR220第7章Nios Ⅱ 常用外设编程2217.1并行输入/输出内核2217.1.1PIO寄存器描述2217.1.2软件编程2237.2定时器 2257.2.1定时器寄存器描述2267.2.2软件编程2277.3异步串口UART2297.3.1UART内核功能描述2297.3.2在SOPC Builder中实例化UART2317.3.3UART寄存器描述2347.3.4中断行为2377.3.5软件编程2387.4Optrex 16207 LCD控制器内核2407.4.1功能描述2417.4.2软件编程2417.5通用Flash接口控制器内核2427.5.1功能描述2427.5.2在SOPC Builder中实例化CFI控制器内核2437.5.3软件编程2447.6DMA控制器内核2447.6.1功能描述2457.6.2在SOPC Builder中实例化DMA内核2477.6.3软件编程248第8章Nios Ⅱ系统高级开发2508.1用户定制指令2508.1.1定制指令综述2518.1.2定制指令体系结构的类型2528.1.3软件接口2588.1.4实现Nios Ⅱ定制指令2608.2用户定制外设2668.2.1元件开发流程2678.2.2硬件设计2688.2.3软件设计2698.2.4验证元件2708.2.5设计实例：脉冲宽度调制器从外设2708.2.6共享元件2838.3C2H编译器的使用2848.3.1C2H概念2858.3.2适合硬件加速的C代码2888.3.3C2H编译器设计流程290附录A电子钟C语言的源程序和头文件300附录BGXSOC/SOPC专业级创新开发实验平台硬件介绍317附录CSOPC实验327参考文献366
作者介绍
序言
-
【封面】
— 没有更多了 —
以下为对购买帮助不大的评价