SoC设计方法与实现
￥ 44 5.5折 ￥ 79.9 九五品
仅1件
北京通州
认证卖家担保交易快速发货售后保障
作者魏继增
出版社电子工业出版社
ISBN9787121441011
出版时间2022-08
版次1
装帧平装
开本16开
纸张胶版纸
页数21页
定价79.9元
上书时间2024-04-15
商品详情
- 品相描述：九五品
- 商品描述
-
基本信息
书名:SoC设计方法与实现
定价：79.90元
作者:魏继增
出版社：电子工业出版社
出版日期：2022-08-01
ISBN：9787121441011
字数：
页码：21
版次：4
装帧：平装
开本：16开
商品重量：
编辑推荐
内容提要
目录
目 录章 SoC设计绪论t11．1 微电子技术概述t11．1．1 集成电路的发展t11．1．2 集成电路产业分工t21．2 SoC概述t31．2．1 什么是SoCt31．2．2 SoC的优势t41．3 SoC设计的发展趋势及面临的挑战t51．3．1 SoC设计技术的发展与挑战t51．3．2 SoC设计方法的发展与挑战t91．3．3 未来的SoCt10本章参考文献t10第2章 SoC设计流程t112．1 软硬件协同设计t112．2 基于标准单元的SoC芯片设计流程t132．3 基于FPGA的SoC设计流程t172．3．1 FPGA的结构t172．3．2 基于FPGA的设计流程t21本章参考文献t24第3章 SoC设计与EDA工具t253．1 电子系统级设计与工具t253．2 验证的分类及相关工具t253．2．1 验证方法的分类t253．2．2 动态验证及相关工具t263．2．3 静态验证及相关工具t273．3 逻辑综合及综合工具t283．3．1 EDA工具的综合流程t283．3．2 EDA工具的综合策略t293．3．3 优化策略t293．3．4 常用的逻辑综合工具t303．4 可测性设计与工具t303．4．1 测试和验证的区别t303．4．2 常用的可测性设计t303．5 布局布线与工具t333．5．1 EDA工具的布局布线流程t333．5．2 布局布线工具的发展趋势t333．6 物理验证及参数提取与相关的工具t333．6．1 物理验证的分类t333．6．2 参数提取t343．7 EDA公司与工具介绍t353．8 EDA工具的发展趋势t37本章参考文献t38第4章 SoC系统架构设计t394．1 SoC系统架构设计的总体目标与阶段t394．1．1 功能设计阶段t404．1．2 应用驱动的系统架构设计阶段t404．1．3 基于平台的系统架构设计阶段t404．2 SoC中常用的处理器t404．2．1 通用处理器t414．2．2 处理器的选择t434．3 SoC中常用的总线t454．3．1 AMBA总线t464．3．2 CoreConnect总线t474．3．3 Wishbone总线t474．3．4 开放核协议（OCP）t484．3．5 复杂的片上总线架构t494．4 SoC中典型的存储器t494．4．1 存储器分类t504．4．2 常用的存储器t514．4．3 新型存储器t524．5 多核SoC的系统架构设计t534．5．1 可用的并发性t534．5．2 多核SoC设计中的系统架构选择t544．5．3 多核SoC的性能评价t554．5．4 几种典型的多核SoC系统架构t564．6 SoC中的软件架构t594．7 电子系统级（ESL）设计t624．7．1 ESL发展的背景t624．7．2 ESL设计基本概念t634．7．3 ESL协同设计的流程t634．7．4 ESL设计的特点t644．7．5 ESL设计的核心―事务级建模t664．7．6 事务级建模语言简介及设计实例t714．7．7 ESL设计的挑战t78本章参考文献t79第5章 IP复用的设计方法t805．1 IP的基本概念和IP分类t815．2 IP设计流程t825．2．1 设计目标t825．2．2 设计流程t835．3 IP的验证t875．4 IP的选择t895．5 IP交易模式t895．6 IP复用技术面临的挑战t905．7 IP标准组织t915．8 基于平台的SoC设计方法t925．8．1 平台的组成与分类t925．8．2 基于平台的SoC设计流程与特点t935．8．3 基于平台的设计实例t94本章参考文献t95第6章 RTL代码编写指南t966．1 编写RTL代码之前的准备t966．1．1 与团队共同讨论设计中的问题t966．1．2 根据芯片架构准备设计说明书t966．1．3 总线设计的考虑t976．1．4 模块的划分t976．1．5 对时钟的处理t1006．1．6 IP的选择及设计复用的考虑t1006．1．7 对可测性的考虑t1016．1．8 对芯片速度的考虑t1016．1．9 对布线的考虑t1016．2 可综合RTL代码编写指南t1026．2．1 可综合RTL代码的编写准则t1026．2．2 利用综合进行代码质量检查t1056．3 调用Synopsys DesignWare来优化设计t105本章参考文献t106第7章 同步电路设计及其与异步信号交互的问题t1077．1 同步电路设计t1077．1．1 同步电路的定义t1077．1．2 同步电路的时序收敛问题t1077．1．3 同步电路设计的优点与缺陷t1087．2 全异步电路设计t1097．2．1 异步电路设计的基本原理t1097．2．2 异步电路设计的优点与缺点t1107．3 异步信号与同步电路交互的问题及其解决方法t1117．3．1 亚稳态t1127．3．2 异步控制信号的同步及其RTL实现t1147．3．3 异步时钟域的数据同步及其RTL实现t1197．4 SoC设计中的时钟规划策略t123本章参考文献t123第8章 综合策略与静态时序分析方法t1248．1 逻辑综合t1248．1．1 流程介绍t1248．1．2 SoC设计中常用的综合策略t1268．2 物理综合的概念t1278．2．1 物理综合的产生背景t1278．2．2 操作模式t1288．3 实例―用Synopsys的工具DesigCompiler进行逻辑综合t1288．3．1 指定库文件t1298．3．2 读入设计t1308．3．3 定义工作环境t1308．3．4 设置约束条件t1318．3．5 设定综合优化策略t1338．3．6 设计脚本举例t1338．4 静态时序分析t1358．4．1 基本概念t1358．4．2 实例―用Synopsys的工具PrimeTime进行时序分析t1388．5 统计静态时序分析t1448．5．1 传统时序分析的局限t1458．5．2 统计静态时序分析的概念t1458．5．3 统计静态时序分析的步骤t146本章参考文献t146第9章 SoC功能验证t1479．1 功能验证概述t1479．1．1 功能验证的概念t1479．1．2 SoC功能验证的挑战t1489．1．3 SoC功能验证的发展趋势t1489．2 功能验证方法与验证规划t1489．3 系统级功能验证t1509．3．1 系统级的功能验证t1509．3．2 软硬件协同验证t1529．4 仿真验证自动化t1539．4．1 激励的生成t1549．4．2 响应的检查t1559．4．3 覆盖率的检测t1559．5 基于断言的验证t1569．5．1 断言语言t1579．5．2 基于断言的验证t1599．5．3 断言的其他用途t1609．6 通用验证方法学t161本章参考文献t1650章 可测性设计t16610．1 集成电路测试概述t16610．1．1 测试的概念和原理t16610．1．2 测试及测试向量的分类t16610．1．3 自动测试设备t16710．2 故障建模及ATPG原理t16710．2．1 故障建模的基本概念t16710．2．2 常见故障模型t16810．2．3 ATPG基本原理t17010．2．4 ATPG的工作原理t17110．2．5 ATPG工具的使用步骤t17110．3 可测性设计基础t17210．3．1 可测性的概念t17210．3．2 可测性设计的优势和不足t17310．4 扫描测试（SCAN）t17410．4．1 基于故障模型的可测性t17410．4．2 扫描测试的基本概念t17410．4．3 扫描测试原理t17610．4．4 扫描设计规则t17710．4．5 扫描测试的可测性设计流程及相关EDA工具t17910．5 存储器的内建自测t18010．5．1 存储器测试的必要性t18010．5．2 存储器测试方法t18010．5．3 BIST的基本概念t18210．5．4 存储器的测试算法t18210．5．5 BIST模块在设计中的集成t18510．6 边界扫描测试t18610．6．1 边界扫描测试原理t18710．6．2 IEEE 1149．1标准t18710．6．3 边界扫描测试策略和相关工具t19110．7 其他DFT技术t19110．7．1 微处理器核的可测性设计t19110．7．2 Logic BISTt19310．8 DFT技术在SoC中的应用t19410．8．1 模块级的DFT技术t19410．8．2 SoC中的DFT应用t195本章参考文献t1961章 低功耗设计t19711．1 为什么需要低功耗设计t19711．2 功耗的类型t19811．3 低功耗设计方法t20211．4 低功耗技术t20311．4．1 静态低功耗技术t20311．4．2 动态低功耗技术t20411．4．3 采用低功耗技术的设计流程t20811．4．4 低功耗SoC系统的动态管理t20911．4．5 低功耗SoC设计技术的综合考虑t21011．5 低功耗分析和工具t21111．6 UPF及低功耗设计实现t21211．6．1 基于UPF的低功耗电路综合t21211．6．2 UPF功耗描述文件举例t21311．7 低功耗设计趋势t213本章参考文献t2142章 后端设计t21512．1 时钟树综合t21512．2 布局规划t21912．3 ECO技术t22112．4 功耗分析t22212．5 信号完整性的考虑t22412．5．1 信号完整性的挑战t22412．5．2 压降和电迁移t22512．5．3 信号完整性问题的预防、分析和修正t22612．6 物理验证t22712．7 可制造性设计/面向良率的设计t22812．7．1 DFM/DFY的基本概念t22812．7．2 可制造性设计驱动的方法t22912．7．3 分辨率增强技术提高DFM/DFY的方法t23012．7．4 其他DFM/DFY问题及解决方法t23112．7．5 EDA工具对于DFM/DFY技术的支持t233本章参考文献t2343章 SoC中数模混合信号IP的设计与集成t23513．1 SoC中的数模混合信号IPt23513．2 数模混合信号IP的设计流程t23513．3 基于SoC复用的数模混合信号（AMS）IP包t23613．4 数模混合信号（AMS）IP的设计及集成要点t23713．4．1 接口信号t23713．4．2 模拟与数字部分的整体布局t23713．4．3 电平转换器的设计t23813．4．4 电源的布局与规划t23913．4．5 电源/地线上跳动噪声的消除t240本章参考文献t2414章 I/O环的设计和芯片封装t24214．1 I/O单元介绍t24214．2 高速I/O的噪声影响t24214．3 静电保护t24314．3．1 ESD的模型及相应的测试方法t24414．3．2 ESD保护电路的设计t24614．4 I/O环的设计t24914．4．1 考虑对芯片的尺寸的影响t24914．4．2 考虑对芯片封装的影响t25014．4．3 考虑对噪声的影响t25114．4．4 考虑对芯片ESD的影响t25214．5 SoC芯片封装t25214．5．1 芯片封装的功能t25214．5．2 芯片封装的发展趋势t25214．5．3 常见的封装技术t25314．5．4 3D IC技术t25514．5．5 芯片封装的选择t256本章参考文献t2575章 课程设计与实验t25815．1 基于ESL设计方法的Motion-JPEG视频解码器设计t25815．1．1 实验内容t25815．1．2 实验准备工作t25915．1．3 SoCLib ESL仿真平台及MJPEG解码流程的介绍t26115．1．4 实验1 构建基于SoCLib的单核SoCt26215．1．5 实验2 构建基于SoCLib的MPSoCt26915．1．6 实验3 系统软件开发―嵌入式操作系统及设备驱动设计t27515．1．7 实验4 面向MJPEG解码的MPSoC系统优化t27615．2 基于RISC-V的SoC设计与验证t27715．2．1 实验内容t27815．2．2 实验准备工作t27815．2．3 Ariane SoC架构简介t28115．2．4 实验1 Ariane SoC的集成t28415．2．5 实验2 Ariane SoC软硬件调试t28915．2．6 实验3 面向特定应用的SoC设计和实现t29115．3 项目进度管理t30115．3．1 项目任务与进度阶段t30115．3．2 进度的管理t302本章参考文献t307
作者介绍
魏继增，天津大学智能与计算学部副教授。多年来以微处理器设计这一“卡脖子”问题为抓手，围绕系统能力培养，改革教学内容。已出版教材3部，主持多项产学研合作项目和教改项目。多次率队参加全国系统能力培养大赛并获奖。曾获第四届中国开源软件大赛实践教学一等奖、天津大学项目制课程一等奖、天津大学优秀教材一等奖和二等奖、天津大学“教书育人”先进工作者和优秀青年教师等荣誉称号。
序言
-
【封面】
相关推荐
— 没有更多了 —
以下为对购买帮助不大的评价