Intel FPGA数字信号处理系统设计权威指南：从HDL、Simulink到HLS
￥ 77 4.3折 ￥ 179 九五品
仅1件
作者何宾 著
出版社电子工业出版社
ISBN9787121419362
出版时间2021-09
版次1
装帧平装
开本16开
纸张胶版纸
页数716页
定价179元
上书时间2024-04-15
商品详情
- 品相描述：九五品
- 商品描述
-
基本信息
书名:Intel FPGA数字信号处理系统设计权威指南：从HDL、Simulink到HLS的实现
定价：179.00元
作者:何宾 著
出版社：电子工业出版社
出版日期：2021-09-01
ISBN：9787121419362
字数：
页码：716
版次：
装帧：平装
开本：16开
商品重量：
编辑推荐
内容提要
本书从硬件描述语言、Simulink环境下的模型构建和Intel FPGA高级综合工具下的C/C++程序设计三个不同的角度，本书从硬件描述语言、模型设计和高级综合HLS三个角度对使用Intel公司现场可编程门阵列器件构建数字信号处理系统的方法进行了详细的介绍。本书内容涵盖了信号处理基本理论、CORDIC算法的FPGA实现、Intel FPGA数字信号处理工具、傅里叶变换的FPGA实现、离散余弦变换的FPGA实现、数字滤波器的FPGA实现、多速率信号处理的FPGA实现，以及其他常用数字滤波器的FPGA实现。
目录
章信号处理理论基础1．1信号定义1．2信号增益与衰减1．3信号失真及其测量1．3．1放大器失真1．3．2信号谐波失真1．3．3谐波失真测量1．4噪声及其处理方法1．4．1噪声的定义和表示1．4．2固有噪声电平1．4．3噪声/失真链1．4．4信噪比定义和表示1．4．5信号的提取方法1．5模拟信号及其处理方法1．5．1模拟I/O信号的处理1．5．2模拟通信信号的处理1．6数字信号处理的关键问题1．6．1数字信号处理系统的结构 1．6．2信号调理的方法1．6．3模数转换器(ADC)及量化效应1．6．4数模转换器(DAC)及信号重建1．6．5SFDR的定义及测量1．7通信信号软件处理方法1．7．1软件无线电的定义1．7．2中频软件无线电实现1．7．3信道化处理1．7．4基站软件无线电接收机1．7．5SR采样技术1．7．6直接数字下变频1．7．7带通采样失败的解决第2章数字信号处理实现方法2．1数字信号处理技术概念2．1．1数字信号处理技术的发展2．1．2数字信号处理算法的分类2．1．3数字信号处理实现的方法2．2基于DSPs的数字信号处理实现原理2．2．1DSPs的结构及流水线2．2．2DSPs的运行代码及性能2．3基于FPGA的数字信号处理实现原理2．3．1FPGA基本原理2．3．2逻辑阵列块和自适应逻辑块2．3．3块存储器2．3．4时钟网络和相位锁相环2．3．5I/O块2．3．6DSP块2．4FPGA执行数字信号处理的一些关键问题2．4．1关键路径2．4．2流水线2．4．3延迟2．4．4加法器 2．4．5乘法器2．4．6并行/串行2．4．7溢出的处理2．5高性能信号处理的难点和技巧2．5．1设计目标2．5．2实现成本2．5．3设计优化第3章数值的表示和运算3．1整数的表示方法3．1．1二进制原码格式3．1．2二进制反码格式3．1．3二进制补码格式3．2整数加法运算的HDL描述3．2．1无符号数加法运算的HDL描述3．2．2有符号数加法运算的HDL描述3．3整数减法运算的HDL描述3．3．1无符号数减法运算的HDL描述3．3．2有符号数减法运算的HDL描述3．4整数乘法运算的HDL描述3．4．1无符号数乘法运算的HDL描述3．4．2有符号数乘法运算的HDL描述3．5整数除法运算的HDL描述3．5．1无符号数除法运算的HDL描述3．5．2有符号数除法运算的HDL描述3．6定点数的表示方法3．6．1定点二进制数格式3．6．2定点数的量化方法3．6．3数据的标定3．6．4归一化处理3．6．5小数部分截断3．6．6一种不同的方法：Trounding3．6．7定点数运算的HDL描述库3．7定点数加法运算的HDL描述3．7．1无符号定点数加法运算的HDL描述3．7．2有符号定点数加法运算的HDL描述3．8定点数减法运算的HDL描述3．8．1无符号定点数减法运算的HDL描述3．8．2有符号定点数减法运算的HDL描述3．9定点数乘法运算的HDL描述3．9．1无符号定点数乘法运算的HDL描述3．9．2有符号定点数乘法运算的HDL描述3．10定点数除法运算的HDL描述3．10．1无符号定点数除法运算的HDL描述3．10．2有符号定点数除法运算的HDL描述3．11浮点数的表示方法3．11．1浮点数的格式3．11．2浮点数的短指数表示3．12浮点数运算的HDL描述3．12．1单精度浮点数加法运算的HDL描述3．12．2单精度浮点数减法运算的HDL描述3．12．3单精度浮点数乘法运算的HDL描述3．12．4单精度浮点数除法运算的HDL描述3．13浮点数运算IP核的应用3．13．1浮点IP核的功能3．13．2建立新的设计工程3．13．3浮点IP核实例的生成3．13．4例化IP核实例3．13．5生成测试平台文件3．13．6设计的仿真第4章Intel FPGA数字信号处理工具4．1Intel FPGA模型设计基础4．1．1用于Intel FPGA设计结构的DSP Builder4．1．2用于Intel FPGA库的DSP Builder4．1．3用于Intel FPGA器件所支持的DSP Builder4．1．4DSP Builder设计流程4．2信号处理模型的构建和仿真4．2．1启动DSP Builder工具4．2．2获取DSP Builder设计实例帮助4．2．3DSP Builder菜单选项介绍4．2．4DSP Builder中的一些基本概念4．2．5构建数字信号处理模型4．2．6创建设计子系统4．2．7设置模型参数4．2．8信号处理模型的Simulink仿真4．2．9信号处理模型的ModelSim仿真4．2．10查看设计中所使用的资源4．2．11打开Quartus Prime设计工程4．2．12C++软件模型验证设计4．3信号处理模型的硬件验证4．3．1硬件验证4．3．2使用环路系统的硬件验证4．4包含处理器总线接口的模型设计4．4．1在DSP Builder设计中分配基地址4．4．2添加DSP Builder设计到Platform Designer系统4．4．3使用处理器更新寄存器4．5DSP Builder HDL导入设计4．5．1实现原理4．5．2打开DSP Builder工具4．5．3建立新的设计模型4．5．4执行协同仿真4．6基于HLS构建和验证算法模型 4．6．1构建C++模型和测试平台4．6．2设置高级综合编译器4．6．3运行高级综合编译器4．6．4查看高级设计报告4．6．5查看元器件RTL仿真波形第5章CORDIC算法原理及实现5．1CORDIC算法原理5．1．1圆坐标系旋转5．1．2线性坐标系旋转5．1．3双曲线坐标系旋转5．1．4CORDIC算法通用表达式5．2CORDIC循环和非循环结构硬件实现原理5．2．1CORDIC循环结构原理和实现方法5．2．2CORDIC非循环结构的实现原理5．2．3实现CORDIC的非循环的流水线结构5．3向量幅度的计算5．4CORDIC算法的模型实现5．4．1CORDIC算法收敛性原理5．4．2CORDIC象限映射实现5．4．3向量模式下的CORDIC迭代实现5．4．4旋转模式的CORDIC迭代实现ⅩⅦ5．5CORDIC子系统的模型实现5．5．1CORDIC单元的设计5．5．2参数化CORDIC单元5．5．3旋转后标定的实现5．5．4旋转后的象限解映射5．6圆坐标系算术功能的模型实现5．6．1反正切的实现5．6．2正弦和余弦的实现5．6．3向量幅度的计算5．7流水线技术的CORDIC模型实现5．7．1带有流水线并行阵列的实现5．7．2串行结构实现5．8向量幅度精度的研究5．8．1CORDIC向量幅度精度控制5．8．2CORDIC向量幅度精度比较5．9调用CORDIC块的模型实现5．10CORDIC算法的HLS实现5．10．1CORDIC算法的C++描述5．10．2HLS转换设计5．10．3优化设计第6章离散傅里叶变换原理及实现6．1模拟周期信号的分析：傅里叶级数6．2模拟非周期信号的分析：傅里叶变换6．3离散序列的分析：离散傅里叶变换6．3．1离散傅里叶变换推导6．3．2频率离散化推导6．3．3DFT的窗效应6．4短时傅里叶变换6．5离散傅里叶变换的运算量6．6离散傅里叶算法的模型实现 6．6．1系统模型结构6．6．2分析复数乘法6．6．3分析复数加法6．6．4运行设计第7章快速傅里叶变换原理及实现7．1快速傅里叶变换的发展7．2Danielson-Lanczos引理7．3按时间抽取的基-2 FFT算法7．4按频率抽取的基-2 FFT算法ⅩⅧ7．5Cooley-Tuckey算法7．6基-4和基-8的FFT算法7．7FFT计算中的字长7．8基于MATLAB的FFT的分析7．9基于模型的FFT设计与实现7．10基于IP核的FFT实现7．10．1FFT IP库7．10．2启动DSP Builder工具7．10．3构建设计模型7．10．4配置模型参数7．10．5运行和分析仿真结果7．11基于C和HLS的FFT建模与实现7．11．1创建新的设计工程7．11．2创建设计源文件7．11．3设计编译和处理7．11．4设计的高级综合7．11．5添加循环展开用户策略7．11．6添加存储器属性用户策略第8章离散余弦变换原理及实现8．1切比雪夫多项式8．2DCT的起源和发展8．3DCT和DFT的关系8．4二维DCT变换原理8．4．1二维DCT变换原理8．4．2二维DCT实现方法8．5二维DCT变换的HLS实现8．5．1创建新的设计工程8．5．2创建设计文件8．5．3验证C++模型8．5．4设计综合8．5．5查看综合结果8．5．6运行RTL仿真8．5．7添加循环合并命令8．5．8添加存储器属性命令8．5．9添加循环展开命令第9章FIR和IIR滤波器原理及实现9．1模拟到数字滤波器的转换9．1．1微分方程近似9．1．2双线性交换9．2数字滤波器的分类和应用ⅩⅨ9．3FIR数字滤波器的原理和结构9．3．1FIR数字滤波器的特性9．3．2FIR滤波器的设计规则9．4IIR数字滤波器的原理和结构9．4．1IIR数字滤波器的原理9．4．2IIR数字滤波器的模型9．4．3IIR数字滤波器的z域分析9．4．4IIR数字滤波器的性能及稳定性9．5DA FIR数字滤波器的设计9．5．1DA FIR数字滤波器的设计原理9．5．2启动DSP Builder9．5．3添加和配置信号源子系统9．5．4添加和配置移位寄存器子系统9．5．5添加和配置位选择子系统9．5．6添加和配置查找表子系统9．5．7添加和配置加法器子系统9．5．8添加和配置缩放比例加法器子系统9．5．9添加和配置系统控制模块9．6串行MAC FIR数字滤波器的设计9．6．1串行和并行MAC FIR数字滤波器的原理9．6．2串行MAC FIR数字滤波器的结构9．6．3串行MAC FIR数字滤波器设计要求9．6．412×8乘和累加器子系统的设计9．6．5数据控制逻辑子系统设计9．6．6地址生成器子系统的设计9．6．7完整串行MAC FIR数字滤波器模型的设计9．7基于FIR IP核的滤波器设计9．7．1SingleRateFIR IP原理9．7．2建立新的设计模型9．7．3构建基于SingleRateFIR块的滤波器模型9．8FIR数字滤波器的C++描述和HLS实现9．8．1设计原理9．8．2创建新的设计工程9．8．3创建设计文件9．8．4验证C++模型9．8．5设计综合9．8．6查看综合结果9．8．7设计优化：添加存储器属性命令9．8．8设计优化：添加循环展开命令9．9基于模型的IIR滤波器设计9．9．1Elliptic型IIR滤波器原理9．9．2获取Elliptic型IIR滤波器的系数和特性9．9．3建立新的设计模型9．9．4构建Elliptic型IIR滤波器模型ⅩⅩ0章重定时信号流图原理及实现10．1信号流图基本概念10．1．1标准形式FIR信号流图10．1．2关键路径和延迟10．2割集重定时及规则10．2．1割集重定时概念10．2．2割集重定时规则110．3不同形式的FIR滤波器10．3．1转置形式的FIR滤波器10．3．2脉动形式的FIR滤波器10．3．3包含流水线乘法器的脉动FIR滤波器10．3．4FIR滤波器SFG乘法器流水线10．4FIR滤波器构建块10．4．1带加法器树的FIR滤波器10．4．2加法器树的流水线10．4．3对称FIR滤波器10．5标准形式和脉动形式FIR滤波器的实现10．5．1标准形式FIR滤波器模型的实现10．5．2脉动形式FIR滤波器模型的实现（一）10．5．3脉动形式FIR滤波器模型的实现（二）1章多速率信号处理原理及实现11．1多速率信号处理的一些需求11．1．1信号重构11．1．2数字下变频11．1．3子带处理11．1．4提高分辨率11．2多速率操作11．2．1采样率转换11．2．2多相技术11．2．3高级重采样技术11．3多速率信号处理的典型应用11．3．1分析和合成滤波器11．3．2通信系统的应用11．4多相FIR滤波器的原理和实现11．4．1FIR滤波器的分解11．4．2Noble Identity11．4．3多相抽取和插值的实现ⅩⅩⅠ11．5直接和多相插值器的设计11．5．1直接插值器的设计11．5．2多相插值器的设计11．6直接和多相抽取器的设计11．6．1直接抽取器的设计11．6．2构建多相抽取器模型11．7抽取和插值IP核原理和系统设计11．7．1DecimatingFIR IP核原理和系统设计11．7．2InterpolatingFIR IP核原理和系统设计2章多通道FIR滤波器原理及实现12．1割集重定时规则212．2割集重定时规则2的应用12．2．1通过共享SFG提高效率12．2．2输入和输出多路复用12．2．3三通道滤波器的例子12．3多通道并行滤波器的实现12．3．1多独立通道并行滤波器设计12．3．2多共享通道并行滤波器设计12．4多通道串行滤波器的实现3章其他类型数字滤波器原理及实现13．1滑动平均滤波器原理及结构13．1．1滑动平均一般原理13．1．28个权值滑动平均结构及特．1．39个权重滑动平均结构及特．1．4滑动平均滤波器的转置结构13．2微分器和积分器原理及特．2．1微分器原理及特．2．2积分器原理及特．3积分梳状滤波器原理及特．4中频调制信号产生和解调13．4．1产生中频调制信号13．4．2解调中频调制信号 13．4．3CIC提取基带信号13．4．4CIC滤波器的衰减及修正13．5CIC滤波器实现方法13．6CIC滤波器位宽确定13．6．1CIC抽取滤波器位宽确定13．6．2CIC插值滤波器位宽确定13．7CIC滤波器的锐化13．7．1SCIC滤波器的特．7．2ISOP滤波器的特．8CIC滤波器的递归和非递归结构13．9基于模型的CIC滤波器实现13．9．1单级定点CIC滤波器的设计13．9．2滑动平均滤波器的设计13．9．3多级定点CIC滤波器的设计13．9．4定点和浮点CIC多级滤波器的设计13．9．5CIC抽取滤波器的设计13．9．6CIC插值滤波器的设计13．10DecimatingCIC和InterpolatingCIC IP核原理及应用13．10．1DecimatingCIC IP核原理及应用13．10．2InterpolatingCIC IP核原理及应用
作者介绍
何宾 知名的嵌入式和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商密切合作。已经出版电子信息方面的著作共40余部，内容涵盖电路仿真、电路设计、FPGA、数字信号处理、单片机、嵌入式系统等。典型的代表作有《模拟电子系统设计指南（基础篇）：从半导体、分立元件到TI集成电路的分析与实现》、《模拟电子系统设计指南（实践篇）：从半导体、分立元件到TI集成电路的分析与实现》、《Xilinx Zynq-7000嵌入式系统设计与实现-基于ARM Cortex-A9双核处理器和Vivado的设计方法》、《Altium Designer17一体化设计标准教程-从仿真原理和PCB设计到单片机系统》、《STC8系列单片机开发指南：面向处理器、程序设计和操作系统的分析与应用》等。
序言
-
【封面】
相关推荐
-
Intel FPGA 数字信号处理设计
全新廊坊
￥ 49.20
-
Intel FPGA 数字信号处理设计
全新廊坊
￥ 47.20
-
Intel FPGA数字信号处理设计
全新保定
￥ 76.70
-
Intel FPGA 数字信号处理设计
全新保定
￥ 69.44
-
Intel FPGA 数字信号处理设计
全新保定
￥ 42.48
-
Intel FPGA数字信号处理设计
全新廊坊
￥ 77.90
-
Intel FPGA 数字信号处理设计
全新保定
￥ 42.48
-
（专业）Intel FPGA 数字信号处理设计
九五品廊坊
￥ 59.00
-
Intel FPGA设计指南
全新武汉
￥ 125.90
-
Intel FPGA\CPLD设计
九五品北京
￥ 28.00
— 没有更多了 —
以下为对购买帮助不大的评价