3D IC集成和封装

3D IC integration is taking the semiconductor industry by storm. It has been (a) impacting chip suppliers, fabless design houses, foundries, integrated device manufacturers, out-sourced semiconductor assembly and test, substrates, electronics manufacturing services,original design manufacturers, original equipment manufacturers, material and equipment uppliers, universities, and research institutes; (b) attracting researchers and engineers from all over the world to go to conferences, lectures, workshops, panels, forums, and meetings to present their findings, exchange information, look for solutions, learn the latest technologies, and plan for their future; and (c) pushing the industry to build standards, infrastructures, and ecosystems for 3D IC integration.
This is a perfect storm! People and companies think that Moore’s law is going to take a bow soon and 3D IC integration is the next hot spot. In order to prepare for their future and have a competitive edge, they have been investing heavily in both human and physical resources for 3D IC integration. 3D IC integration is defined as stacking up thin chips/interposers in the third dimension with through-silicon vias (TSVs) and microbumps to achieve high performance and density, low power consumption, wide bandwidth, small form factor, and light weight. Thus TSVs, thin-wafer/chip handling, microbumps, assembly, and thermal management are the most important key enabling technologies for 3D IC integration.
Unfortunately, for most practicing engineers and managers, as well as scientists and researchers, TSVs, thin-wafer strength measurement and handling, microsolder bumping, redistribution layers (RDLs), interposers, chip-to-wafer bonding, wafer-to-wafer bonding, assembly, thermal management, reliability, and 3D IC integration with light-emitting diodes (LEDs), microelectromechanical systems (MEMS), and complementary metal-oxide semiconductor (CMOS) image sensors (CIS) are not well understood. Thus, there is an urgent need, in both industry and research institutes, to create a comprehensive book on the current state of knowledge of these key enabling technologies. This book is written so that readers can quickly learn about the basics of problem-solving methods and understand the tradeoffs inherent in making system-level decisions.
There are 10 major subjects in this book, namely, (1) 3D integration for semiconductor IC packaging (Chap. 1); (2) TSV electrical, thermal, and mechanical modeling and testing (Chap. 2); (3) stress sensors for thin-wafer handling and strength measurement (Chap. 3); (4) package substrate technologies (Chap. 4); (5) microsolder wafer bumping, assembly, and reliability (Chap. 5); (6) 3D Si integration, 2.5D/3D IC integration, and 3D IC integration with passive interposer (Chaps. 6, 7, and 8); (7) thermal management of 2.5D/3D IC integration (Chap. 9); (8) embedded 3D hybrid integration (Chap. 10); (9) 3D IC integration with LEDs, MEMS, and CIS (Chaps. 11, 12, and 13); and (10) 3D IC packaging (Chap. 14).
Chapter 1 briefly discusses 3D IC packaging, 3D IC integration, and 3D Si integration. The supply chains before and for the TSV eras are provided. The status of TSV high-volume manufacturing for CIS and MEMS products is presented.
Chapter 2 presents a high-frequency electrical analytic model and equations for a generic TSV structure. These equations have been verified in the frequency and time domains. Also,the equivalent thermal conductivity equations for a generic TSV are provided. These equations have been verified by 3D simulations of the TSV structure. Finally, Cu pumping and the keep-out-zone of Cu-filled TSVs are discussed.
Chapter 3 details the design, fabrication, and calibration of piezoresistive stress sensors. The application of stress sensors to thin-wafer handling is explored. Also, the application of stress sensors in wafer bumping is shown. Finally, the application of stress sensors in drop tests of embedded ultrathin chips is presented.
Chapter 4 presents the package substrates with build-up layers for flip chip 2.5D/3D IC integration applications. The coreless package substrate is also provided. Finally, the recent advances of package substrates with build-up layers are examined.
Chapter 5 discusses the wafer bumping, assembly, and reliability of 3D IC integration solder bumps at 25-μm, 20-μm, and 15-μm pitches. For each case, the test structure, solder material, under bump metallurgy (UBM), assembly condition, underfill, and reliability assessment are examined.
The next three chapters are specifically for 3D Si integration, 2.5D/3D IC integration, and 3D IC integration with passive interposer. Chapter 6 presents the overview, outlook, and challenges of 3D Si integration. Chapter 7 discusses the potential application of 3D IC integration, such as memory-chip stacking, wide I/O memory or logic-on-logic, wide I/O dynamic random-access memory (DRAM) or hybrid memory cube (HMC), wide I/O 2 and high bandwidth memory (HBM), and wide I/O interface (2.5D IC integration). Also, the fabrication of TSVs and RDLs are detailed. Finally, various thin-wafer handling methods are discussed. Chapter 8 presents three different structures of 3D IC integration with passive interposer. For each structure, the fabrication of the interposer and RDLs and final assembly of chips on both sides of the interposer are provided.
Chapter 9 presents the thermal management of 2.5D/3D IC integration. A new design which consists of an interposer with chips/heat spreader on its top side and chips with or without heat slugs on its bottom side is proposed. Also, a thermal performance comparison between 2.5D and 3D IC integration is provided. Finally, a thermal management system consisting of TSV interposers with embedded microchannels is presented.
Chapter 10 presents embedded 3D hybrid integration. Printed circuit boards using optical waveguides and embedded board-level optical interconnects are examined. Also, an embedded 3D hybrid integration system is proposed. Finally, a semi-embedded TSV interposer with a stress relief gap is presented.
The next three chapters are specifically for 3D IC integration with LEDs, MEMS, and CIS. Chapter 11 presents the status and outlook of Haitz’s law and four key segments of LED products. Also, the 2.5D/3D IC and LED integrations are presented. Finally, the thermal management of 3D IC and LED integration is presented. Chapter 12 presents 10 different designs and assembly processes of 3D IC and MEMS integration. Also, a low-temperature bonding of 3D MEMS packaging with solders is provided. Finally, recent developments in advanced 2.5D/3D IC and MEMS integration are examined. Chapter 13 presents the difference between front-illuminated (FI) CIS and back-illuminated (BI) CIS. Two examples (one is chip-to-wafer bonding and the other is wafer-to-wafer bonding) of 3D CIS and IC integration are discussed.
Chapter 14 presents 3D IC packaging, which includes chip stacking by wirebonding, package-on-package, fan-in wafer-level packaging, fan-out embedded wafer-level packaging, and embedded (rigid and flexible) panel-level packaging.
For whom is this book intended? Undoubtedly, it will be of great interest to three groups of specialists: (a) those who are active or intend to become active in research and development of the key enabling technologies of 3D IC integration such as TSVs, interposers, RDLs, thin-wafer handling, microbumps, assembly, and thermal management; (b) those who have encountered practical 3D IC integration problems and wish to understand and learn more methods for solving such problems; and (c) those who have to choose a reliable, creative, high-performance, high-density, low-power-consumption, wide-bandwidth, and cost-effective 3D IC integration technique for their products. This book can also be used as a text for college and graduate students who have the potential to become our future leaders, scientists, and engineers in the electronics and optoelectronics industry.
I hope that this book will serve as a valuable reference source for all those faced with the challenging problems created by the ever-increasing interest in 3D IC integration and 3D IC integration with LEDs, MEMS, and CIS. I also hope that it will aid in stimulating further research and development on key enabling technologies and more sound applications to 3D IC integration products.
The organizations that learn how to design and manufacture TSV, RDL, and microbump interconnects and thermal management in their 3D IC integration and packaging systems have the potential to make major advances in the electronics and optoelectronics industry,and to gain great benefits in performance, functionality, density, power, bandwidth, quality,size, and weight. It is my hope that the information presented in this book may assist in removing roadblocks, avoiding unnecessary false starts, and accelerating design, materials, process, and manufacturing development of key enabling technologies of 3D IC integration and packaging.
John H. Lau, Ph.D

本书系统介绍用于电子、光电子和MEMS器件的2.5D、3D以及3D IC集成和封装技术的前沿进展和演变趋势，讨论3D IC集成和封装关键技术的主要工艺问题和解决方案。主要内容包括半导体工业中的集成电路发展，摩尔定律的起源和演变历史，三维集成和封装的优势和挑战，TSV制程与模型、晶圆减薄与薄晶圆在封装组装过程中的拿持晶圆键合技术、三维堆叠的微凸点制作与组装技术、3D硅集成、2.5D/3D IC和无源转接板的3D IC集成、三维器件集成的热管理技术、封装基板技术，以及存储器、LED、MEMS、CIS 3D IC集成等关键技术问题，后讨论PoP、Fanin WLP、eWLP、ePLP等技术。本书主要读者对象为微电子领域的研究生和从事相关领域的科学研究和工程技术人员。

本书系统介绍用于电子、光电子和MEMS器件的2.5D、3D以及3D IC集成和封装技术的前沿进展和演变趋势，讨论3D IC集成和封装关键技术的主要工艺问题和解决方案。主要内容包括半导体工业中的集成电路发展，摩尔定律的起源和演变历史，三维集成和封装的优势和挑战，TSV制程与模型、晶圆减薄与薄晶圆在封装组装过程中的拿持晶圆键合技术、三维堆叠的微凸点制作与组装技术、3D硅集成、2.5D/3D IC和无源转接板的3D IC集成、三维器件集成的热管理技术、封装基板技术，以及存储器、LED、MEMS、CIS 3D IC集成等关键技术问题，最后讨论PoP、Fanin WLP、eWLP、ePLP等技术。本书主要读者对象为微电子领域的研究生和从事相关领域的科学研究和工程技术人员。

刘汉诚（John H. Lau），伊利诺伊大学香槟分校理论与应用力学博士，不列颠哥伦比亚大学结构工程硕士，威斯康星大