UVM实战

第1章　与UVM的次接触
  1.1　UVM是什么
    1.1.1　验证在现代IC流程中的位置
    1.1.2　验证的语言
    1.1.3　何谓方法学
    1.1.4　为什么是UVM
    1.1.5　UVM的发展史
  1.2　学了UVM之后能做什么
    1.2.1　验证工程师
    1.2.2　设计工程师
第2章　一个简单的UVM验证平台
  2.1　验证平台的组成
  2.2　只有driver的验证平台
   *2.2.1　简单的验证平台
   *2.2.2　加入factory机制
   *2.2.3　加入objection机制
   *2.2.4　加入virtual interface
  2.3　为验证平台加入各个组件
   *2.3.1　加入transaction
   *2.3.2　加入env
   *2.3.3　加入monitor
   *2.3.4　封装成agent
   *2.3.5　加入reference model
   *2.3.6　加入scoreboard
   *2.3.7　加入field_automation机制
  2.4　UVM的终极大作：sequence
   *2.4.1　在验证平台中加入sequencer
   *2.4.2　sequence机制
   *2.4.3　default_sequence 的使用
  2.5　建造测试用例
   *2.5.1　加入base_test
   *2.5.2　UVM中测试用例的启动
第3章　UVM基础
  3.1　uvm_component与uvm_object
    3.1.1　uvm_component派生自uvm_object
    3.1.2　常用的派生自uvm_object的类
    3.1.3　常用的派生自uvm_component的类
    3.1.4　与uvm_object相关的宏
    3.1.5　与uvm_component相关的宏
    3.1.6　uvm_component的限制
    3.1.7　uvm_component与uvm_object的二元结构
  3.2　UVM的树形结构
  ……
第4章　UVM中的TLM1.0通信
第5章　UVM验证平台的运行
第6章　UVM中的sequence
第7章　UVM中的寄存器模型
第8章　UVM中的factory机制
第9章　UVM中代码的可重用性
第10章　UVM高级应用
第11章　OVM到UVM的迁移
附录A　SystemVerilog使用简介
附录B　DUT代码清单
附录C　UVM命令行参数汇总
附录D　UVM常用宏汇总