计算机系统组成与体系结构

图书标准信息

• 作者 [美]卡帕里 著；李仁发、彭蔓蔓 译
• 出版社 人民邮电出版社
• 出版时间 2003-08
• 版次 1
• ISBN 9787115112439
• 定价 45.00元
• 装帧 平装
• 开本 其他
• 纸张 胶版纸
• 页数 409页
• 字数 652千字

【内容简介】

《计算机系统组成与体系结构》详述了有关计算机及其子系统设计的基本概念及相关知识。全书由三大部分组成：第一部分是数字逻辑和有限状态机，介绍了布尔代数基础、数字部件、组合逻辑和顺序逻辑、可编程逻辑器件。有限状态机是全书的基础。第二部分是计算机组成和系统结构，内容包括指令集系统结构、计算机组成、寄存器传输语言、CPU设计、控制部件设计、算术运算、存储器结构、I/O结构。第三部分是高级专题，内容包括RISC计算机和并行处理。
《计算机系统组成与体系结构》内容适度、可读性好、实用性强，适合作为计算机工程、计算机科学、电子工程、信息系统等专业的计算机体系结构课程的教材。

【目录】

第一部分数字逻辑与有限状态机
第1章数字逻辑基础3
1.1布尔代数3
1.1.1基本函数4
1.1.2布尔函数的使用5
1.2基本的组合逻辑9
1.3更复杂的组合元件11
1.3.1多路选择器11
1.3.2译码器13
1.3.3编码器14
1.3.4比较器16
1.3.5加法器和减法器18
1.3.6存储器20
1.4组合电路设计21
1.4.1BCD码的7段译码器22
1.4.2数据排序器24
1.5基本时序元件25
1.6更复杂的时序元件28
1.6.1计数器28
1.6.2移位寄存器30
1.7实例：可编程逻辑设备31
1.8总结33
1.9习题34
第2章介绍有限状态机37
2.1状态图和状态表38
2.2Mealy机和Moore机41
2.3设计状态图41
2.3.1模6计数器42
2.3.2串检查器43
2.3.3收费站控制器44
2.4从状态图到实现48
2.4.1状态赋值49
2.4.2Mealy机和Moore机的实现50
2.4.3产生次态51
2.4.4产生系统输出55
2.4.5一种可替代的设计58
2.4.6八状态串检查器59
2.5实例：实际考虑61
2.5.1未使用状态61
2.5.2异步设计63
2.5.3状态机转换66
2.6总结67
2.7习题68
第二部分计算机组成与体系结构
第3章指令集结构75
3.1程序设计语言的级别76
3.1.1语言种类76
3.1.2编译和汇编程序76
3.2汇编语言指令79
3.2.1指令类型80
3.2.2数据类型81
3.2.3寻址方式82
3.2.4指令格式84
3.3指令集结构设计86
3.4相对简单的指令集结构87
3.5实例：8085微处理器指令集结构92
3.5.18085微处理器的寄存器组92
3.5.28085微处理器指令集93
3.5.3一个简单的8085程序97
3.5.4分析8085指令集结构98
3.6总结99
3.7习题99
第4章介绍计算机组成102
4.1基本的计算机组成102
4.1.1系统总线103
4.1.2指令周期104
4.2CPU组成106
4.3存储器子系统组成和接口107
4.3.1存储器的种类107
4.3.2芯片内部组成109
4.3.3存储器子系统配置110
4.3.4多字节数据组成114
4.3.5基本功能的拓展115
4.4I/O子系统组成和接口115
4.5相对简单计算机117
4.6实例：一台基于8085的计算机120
4.7总结123
4.8习题124
第5章寄存器传送语言126
5.1微操作和寄存器传送语言127
5.2用RTL描述数字系统132
5.2.1数字元件132
5.2.2简单系统的描述与实现133
5.3更复杂的数字系统和RTL136
5.3.1模6计数器137
5.3.2收费站控制器139
5.4实例：VHDL－VHSIC硬件描述语言143
5.4.1VHDL语法144
5.4.2高层抽象的VHDL设计146
5.4.3低层抽象的VHDL设计149
5.5总结151
5.6习题151
第6章CPU设计154
6.1CPU的设计规范154
6.2非常简单CPU的设计与实现155
6.2.1非常简单CPU的设计规范155
6.2.2从存储器中取指令156
6.2.3指令译码157
6.2.4指令执行158
6.2.5建立所需的数据通路160
6.2.6非常简单ALU的设计163
6.2.7用硬连线控制设计控制单元164
6.2.8设计验证168
6.3相对简单CPU的设计和实现169
6.3.1相对简单CPU的规范169
6.3.2取指令和指令译码171
6.3.3执行指令172
6.3.4创建数据通路176
6.3.5相对简单ALU的设计179
6.3.6用硬连线控制设计控制单元181
6.3.7设计验证183
6.4简单CPU的缺点183
6.4.1更多的内部寄存器和高速缓存183
6.4.2CPU内部的多总线184
6.4.3指令流水线式处理185
6.4.4更大的指令集186
6.4.5子程序和中断187
6.5实例：8085微处理器的内部结构187
6.6总结189
6.7习题189
第7章微序列控制单元设计194
7.1微序列控制器设计基础194
7.1.1微序列控制器的操作194
7.1.2微指令格式196
7.2非常简单微序列控制器的设计和实现197
7.2.1基本布局197
7.2.2生成正确序列并设计映象逻辑198
7.2.3用水平微代码生成微操作199
7.2.4用垂直微代码生成微操作201
7.2.5从微代码直接产生控制信号205
7.3相对简单微序列控制器的设计和实现206
7.3.1修改状态图206
7.3.2设计顺序硬件和微代码207
7.3.3用水平微代码完成设计210
7.4减少微指令数212
7.4.1微子程序212
7.4.2微代码跳转215
7.5微程序控制和硬连线控制的比较216
7.5.1指令集的复杂度217
7.5.2修改的容易度217
7.5.3时钟速度217
7.6实例：一个（大部分是）微代码的CPU：奔腾微处理器217
7.7总结219
7.8习题219
第8章运算方法222
8.1无符号表示法223
8.1.1加法和减法223
8.1.2乘法226
8.1.3除法234
8.2带符号表示法241
8.2.1符号幅值表示法242
8.2.2符号补码表示法246
8.3BCD码（binarycodeddecimal）246
8.3.1BCD码的格式247
8.3.2加法和减法247
8.3.3乘法和除法251
8.4专用运算部件252
8.4.1流水线253
8.4.2查找表255
8.4.3华莱士树256
8.5浮点数259
8.5.1数据格式260
8.5.2数据性质260
8.5.3加法和减法262
8.5.4乘法和除法265
8.6实例：IEEE754浮点标准267
8.6.1格式268
8.6.2非规范数269
8.7总结269
8.8习题270
第9章存储器结构273
9.1存储器的层次结构273
9.2cache存储器274
9.2.1相联存储器274
9.2.2相联映象的cache存储器276
9.2.3直接映象的cache存储器278
9.2.4组相联映象的cache存储器279
9.2.5在cache中替换数据281
9.2.6写数据到cache283
9.2.7cache的性能284
9.3虚拟存储器287
9.3.1分页288
9.3.2分段294
9.3.3存储保护296
9.4基本cache和虚拟存储器的扩展297
9.4.1基本cache的扩展297
9.4.2基本虚拟存储器的扩展298
9.5实例：Pentium/Windows个人计算机上的内存管理299
9.6总结300
9.7习题300
第10章输入输出结构305
10.1异步数据传输305
10.1.1源启动的数据传送306
10.1.2目的启动的数据传送307
10.1.3握手308
10.2可编程I/O309
10.2.1新指令313
10.2.2新控制信号313
10.2.3新状态和RTL代码313
10.2.4修改CPU硬件以支持新指令314
10.2.5确保其他指令正常工作315
10.3中断315
10.3.1CPU和I/O设备之间的数据传送315
10.3.2中断类型317
10.3.3中断处理317
10.3.4中断硬件和优先级319
10.3.5CPU内部中断实现323
10.4直接存储器访问325
10.4.1将直接存储器访问（DMA）纳入计算机系统325
10.4.2DMA传输方式327
10.4.3修改CPU使其与DMA共处328
10.5I/O处理器329
10.6串行通信332
10.6.1串行通信原理332
10.6.2通用异步收发器（UART）334
10.7实例：串行通信标准336
10.7.1RS-232-C标准336
10.7.2通用串行总线标准337
10.8总结338
10.9习题339
第三部分高级专题
第11章精简指令集计算345
11.1RISC基本原理345
11.1.1定长指令346
11.1.2只有LOAD和STORE的指令访问存储器346
11.1.3较少的寻址方式346
11.1.4指令流水线346
11.1.5大量的寄存器347
11.1.6硬连线控制单元347
11.1.7延时载入和分支347
11.1.8指令的预测执行347
11.1.9优化编译器348
11.1.10分离指令和数据流348
11.2RISC指令集348
11.3指令流水线和寄存器窗口350
11.3.1指令流水线350
11.3.2寄存器窗口和重命名353
11.4指令流水线冲突356
11.4.1数据冲突356
11.4.2分支冲突359
11.5RISC与CISC的比较363
11.6实例：Itanium微处理器363
11.7小结365
11.8习题366
第12章介绍并行处理369
12.1单处理机系统中的并行机制369
12.2多处理机系统的组织结构372
12.2.1弗林分类法372
12.2.2系统拓扑结构373
12.2.3MIMD系统的体系结构375
12.3多处理机系统中的通信378
12.3.1固定连接379
12.3.2可重构连接380
12.3.3多级互连网络（MIN）的路由384
12.4多处理机系统中的存储器管理388
12.4.1共享存储器388
12.4.2Cache一致性390
12.5多处理机操作系统和软件393
12.6并行算法394
12.6.1并行冒泡排序395
12.6.2并行矩阵乘法396
12.7其他的并行体系结构399
12.7.1数据流计算399
12.7.2脉动阵列403
12.7.3神经网络406
12.8小结406
12.9习题407