基于FPGA的硬件系统设计实验与实践教程
¥
14.93
5.1折
¥
29
九五品
仅1件
作者姚爱红,张国印,武俊鹏 主编
出版社清华大学出版社
ISBN9787302245377
出版时间2011-06
版次1
装帧平装
开本16开
纸张胶版纸
页数285页
字数99999千字
定价29元
上书时间2024-05-09
商品详情
- 品相描述:九五品
- 商品描述
-
基本信息
书名:基于FPGA的硬件系统设计实验与实践教程
定价:29元
作者:姚爱红,张国印,武俊鹏 主编
出版社:清华大学出版社
出版日期:2011-06-01
ISBN:9787302245377
字数:463000
页码:285
版次:1
装帧:平装
开本:16开
商品重量:
编辑推荐
内容提要
《基于FPGA的硬件系统设计实验与实践教程》介绍基于fpga的数字系统设计方法,在基本的功能部件设计基础上,设计微处理器及单芯片系统。《基于FPGA的硬件系统设计实验与实践教程》不仅介绍通用的数字电路和数字系统的设计方法,并对计算机硬件系统的组织进行深入分析。通过运算电路设计、状态机设计、risc模型机设计等实验用例的训练,学生可以建立计算机的整机概念,了解数据在计算机中的表示、传送、处理以及控制信息是如何完成对计算机系统的控制。 《基于FPGA的硬件系统设计实验与实践教程》取材新颖,采用实例教学的组织形式,内容由浅人深,循序渐进。书中给出了大量设计实例及扩展方案,不仅可以作为教学内容进行学习,部分内容还具有了程实践价值。《基于FPGA的硬件系统设计实验与实践教程》可作为高等院校计算机类、电子类和自动化类等有关专业的教材和参考书,也可供有关专业工程技术人员参考。
目录
章 可编程逻辑器件简介1.1 可编程逻辑器件概述1.1.1 可编程逻辑器件的发展历程1.1.2 可编程逻辑器件的分类方法1.2 可编程逻辑器件的设计流程1.3 fpga发展概况1.3.1 fpga的主要优势与发展前景1.3.2 主流fpga产品及供应商简介习题1第2章 verilog hdl基础2.1 前言2.2 程序示例2.3 模块2.3.1 模块的结构2.3.2 模块的实例化2.4 变量和信号的类型2.5 verilog hdl表达式2.5.1 常量2.5.2 操作符2.6 verilog hdl的主要功能语句2.6.1 verilog hdl对硬件的描述方式2.6.2 数据流描述2.6.3 行为描述——过程块2.7 其他语法规则说明2.7.1 标识符命名原则2.7.2 标点的使用2.7.3 注释2.7.4 转义字符2.7.5 编译命令2.7.6 参数2.8 示例程序分析2.9推荐阅读习题2第3章 实验环境介绍3.1 eda软件工具介绍3.1.1 集成的fpga开发环境3.1.2 modelsim介绍3.1.3 synplify简介3.2 fpga典型实验开发平台简介3.2.1 康芯gw48-sopc实验台3.2.2 linx xup spartan板3.3 实验仪器的使用方法3.3.1 函数信号发生器3.3.2 数字存储示波器3.3.3 逻辑分析仪3.4 熟悉实验环境3.4.1 实验目的3.4.2 实验内容3.4.3 实验步骤习题3第4章 基本组合逻辑电路设计4.1 组合逻辑电路基础知识4.1.1 组合逻辑电路的分析方法4.1.2 组合逻辑电路分析举例4.1.3 组合逻辑电路的设计方法4.2 数据比较器4.2.1 数据比较器的功能4.2.2 比较器电路的设计4.3 数据选择器4.3.1 四选一数据选择器4.3.2 四选一数据选择器的设计4.3.3 数据选择器的应用4.4 二进制加法器4.4.1 半加器4.4.2 全加器4.5 编码/译码器4.5.1 bcd码编码器4.5.2 bcd码译码器实验4-1用原理图输入法设计四位加法器实验4-2数码显示译码器习题4第5章 基本时序逻辑设计5.1 时序逻辑电路的基础知识5.2 触发器5.2.1 rs触发器5.2.2 d触发器5.2.3 jk触发器与t触发器5.3 时序逻辑电路的分析方法5.3.1 同步时序电路的分析方法5.3.2 异步时序电路的分析方法5.4 常见的时序逻辑电路设计5.4.1 移位寄存器5.4.2 计数器5.4.3 分频器5.4.4 顺序脉冲发生器5.4.5 阶乘运算器实验5-1可预置的加减计数器实验实验5-2扭环形计数器习题5第6章 有限状态机设计6.1 状态的描述6.1.1 整数编码状态6.1.2 parameter语句声明状态6.1.3 define编译引导语句6.2 fsm的设计方法6.2.1 moore型fsm的设计6.2.2 mealy型fsm的设计6.2.3 混合型fsm的设计6.3 fsm的复位和毛刺问题6.4 fsm设计示例6.4.1 乘法器建模6.4.2 序列检测器的设计6.4.3 交通灯控制器的设计实验6-1设计序列检测器习题6第7章 加法器设计7.1 定点加法器7.1.1 进位链结构7.1.2 串行进位7.1.3 并行进位7.2 浮点加法器7.2.1 规格化浮点数加减运算基本原理7.2.2 浮点加法器的设计7.3 运算器(alu)的设计实验7-18位加法器的设计实验7-216位超前进位加法器习题7第8章 乘、除法器的设计8.1 常用的机器数编码格式8.2 定点乘法器原理及实现8.2.1 原码一位乘算法及实现8.2.2 补码一位乘算法及实现8.3 定点除法器原理及实现8.3.1 原码不恢复余数除法8.3.2 补码不恢复余数除法8.4 快速乘法器8.4.1 修正布斯算法8.4.2 华莱士树结构实验8-1原码两位乘法器实验8-2补码两位乘法器习题8第9章 存储器建模9.1 只读存储器rom的建模9.1.1 rom的基本结构9.1.2 rom的建模9.1.3 rom的仿真测试9.2 随机存储器ram的建模9.2.1 ram的基本结构9.2.2 ram的建模9.2.3 ram的仿真测试9.3 利用ipcore工具生成rom和ram实验9-1利用sram设计并实现fifo习题90章 opu的设计10.1 cpu的基本组成10.1.1 控制部件10.1.2 运算部件10.1.3 寄存器组10.2 cpu设计的一般过程10.3 heu-r1处理器指令集的设计10.3.1 指令格式10.3.2 指令集的设计10.4 heu-r1内部数据通路的设计10。5时序系统的设计10.6 heu-r1各功能模块的设计10.6.1 指令译码模块的设计10.6.2 立即数生成模块10.6.3 分支处理模块10.6.4 地址生成模块10.6.5 算术逻辑单元模块10.6.6 寄存器组模块10.6.7 cpu模块10.7 仿真验证及结果10.7.1 外围模块建模10.7.2 系统复位10.7.3 功能验证实验10-1heu-r1处理器核的指令集扩展习题101章 数字电子时钟设计11.1 数字钟功能需求说明11.2 实验平台相关电路说明11.2.1 7段数码管11.2.2 外部按键11.2.3 音频输出11.3 数字钟系统的设计11.4 数字钟各模块的设计11.4.1 时钟分频模块11.4.2 计时模块(包含按键控制)11.4.3 音频输出模块11.5 仿真验证11.6 引脚设置实验11-1整点报时闹钟设计习题112章 vga接口控制器12.1 视频信号原理12.2 数字视频图像的表示12.3 vga接口介绍12.4 vga信号时序12.5 vga接口控制器设计12.5.1 vgasig模块12.5.2 colormap模块12.5.3 顶层模块12.5.4 功能仿真12.5.5 引脚设置实验12-1800~600分辨率vga接口的设计实验12-2vga动态图形显示控制习题123章 fir数字滤波器设计13.1 数字滤波器概述13.2 fir滤波器的结构13.3 fdatool工具使用介绍13.3.1 matlab简介13.3.2 fdatool设计fir滤波器的参数13.4 窗函数法fir滤波器的设计13.4.1 窗函数的选择13.4.2 窗函数法fir滤波器的设计步骤13.5 fir滤波器的fpga实现13.5.1 滤波器系数的量化13.5.2 16阶fir滤波器的实现13.5.3 在modelsim中加入altera仿真库13.6 fir滤波器的仿真验证13.6.1 仿真数据文件的格式13.6.2 测试平台程序的设计13.6.3 仿真结果分析实验13-1低通fir滤波器的设计实验13-2fir滤波器的硬件实现及仿真习题134章 基于nios的sopc系4.opc技术概述14.1.1 1p核与ip复用技术14.1.2 片上总线14.2 嵌入式微处理器核介绍14.2.1 alteranios ii软核处理器14.2.2 linx microblaze核14.3 基于nios的sopc系统开发流程14.4 基于nios的跑马灯控制器的设计14.4.1 基本sopc系统硬件结构14.4.2 jtag uart ip核14.5 跑马灯控制器的硬件实现14.5.1 新建sopc设计项目14.5.2 各模块的设计14.5.3 存储器地址和irq分配14.5.4 nios ii系统生成14.5.5 sopc系统生成14.6 跑马灯控制器的软件设计14.6.1 c源程序输入14.6.2 代码优化14.6.3 程序运行和下载实验14-1基于nios ii处理器计时器的设计习题14附录verilog hdl关键字参考文献
作者介绍
序言
— 没有更多了 —
以下为对购买帮助不大的评价