EDA技术
￥ 21.3 6.3折 ￥ 34 九五品
仅1件
天津武清
认证卖家担保交易快速发货售后保障
作者吴翠娟,武艳,徐进
出版社清华大学
ISBN9787302429678
出版时间2016-07
版次1
装帧平装
开本16开
纸张胶版纸
页数213页
定价34元
上书时间2024-05-04
商品详情
- 品相描述：九五品
- 商品描述
-
基本信息
书名:EDA技术
定价：34.00元
作者:吴翠娟,武艳,徐进
出版社：清华大学
出版日期：2016-07-01
ISBN：9787302429678
字数：
页码：213
版次：2
装帧：平装
开本：16开
商品重量：
编辑推荐
（1）普通高等教育“十一五”国家规划教材、“十二五”江苏省高等学校重点教材。（2）实践型教材，以Quartus II为设计开发平台，附MAX plus II设计开发平台的使用简介；项目导向、任务驱动，轻松实施“教、学、做”一体化。（3）完备的多媒体课件、任务设计源文件等教材资源。
内容提要
本书共6个项目，分别为认识EDA技术及可编程逻辑器件；全加器电路设计；三人多数表决器电路的VHDL设计；简易8路抢答器电路设计；计时器电路设计；交通灯控制器电路设计计。项目的设置从简到繁，从原理图设计到VHDL设计，系统介绍CPLG/FPGA的设计开发过程。本书可作为高职高专院校电子信息类专业的“电子CAD”和“EDA技术”课程的教材或课程设计指导书。
目录
目录项目1认识EDA技术及可编程逻辑器件任务1.1认识EDA技术1.1.1EDA技术的发展历程1.1.2EDA常用软件任务1.2认识可编程逻辑器件目录项目1认识EDA技术及可编程逻辑器件任务1.1认识EDA技术1.1.1EDA技术的发展历程1.1.2EDA常用软件任务1.2认识可编程逻辑器件1.2.1可编程逻辑器件分类1.2.2可编程逻辑器件的发展1.2.3可编程逻辑器件主要生产厂商及典型器件1.2.4可编程逻辑器件的基本结构1.2.5Altera公司的可编程逻辑器件项目24位全加器电路设计任务2.11位全加器的图形设计输入2.1.1开发工具Quartus Ⅱ简介2.1.2PLD的设计开发流程2.1.31位全加器的图形设计输入任务2.21位全加器的设计编译与仿真2.2.1PLD的设计编译与设计仿真2.2.21位全加器的设计编译2.2.31位全加器的设计仿真任务2.31位全加器的硬件设计2.3.1PLD的设计编程与配置2.3.21位全加器的电路结构2.3.31位全加器的设计下载2.3.41位全加器的硬件设计与验证任务2.44位全加器的层次化图形设计2.4.1底层电路图形符号的创建与调用2.4.24位全加器的层次化图形设计输入2.4.34位全加器的设计编译与功能仿真2.4.44位全加器的硬件电路与实现2.4.54位全加器电路设计中总线的应用项目33人多数表决器电路的VHDL设计任务3.1认识VHDL语言3.1.1VHDL语言的程序结构3.1.2VHDL的数据结构3.1.3全加器的VHDL实体描述任务3.2基本门电路的VHDL设计3.2.1VHDL的结构体描述方式3.2.2信号赋值语句3.2.3基本门电路的VHDL设计任务3.33人多数表决器电路设计3.3.13人多数表决器的逻辑行为3.3.23人多数表决器的设计3.3.33人多数表决器的硬件电路设计与实现项目4简易8路抢答器电路设计任务4.1编码器的VHDL设计4.1.1进程(PROCESS)语句4.1.2IF语句4.1.3普通编码器的VHDL设计4.1.4优先编码器的VHDL设计任务4.2译码器的VHDL设计4.2.1变量说明与赋值语句4.2.2CASE语句4.2.3普通译码器4.2.4显示译码器任务4.3抢答组号显示电路的设计4.3.1抢答组号显示电路的结构4.3.2抢答组号显示电路的FPGA设计4.3.3抢答组号显示电路的硬件电路与实现任务4.4锁存器的VHDL设计4.4.1时钟信号的表示方法4.4.2锁存器的VHDL设计4.4.3常用触发器的VHDL设计任务4.5简易8路抢答器的设计4.5.1抢答组号1~8的显示电路的FPGA设计4.5.2简易8路抢答器的FPGA设计4.5.3简易8路抢答器的硬件设计与实现项目5计时器电路设计任务5.1计数器的VHDL设计5.1.1计数器设计相关概念5.1.2加计数器的VHDL设计5.1.3减计数器的VHDL设计5.1.4可逆计数器的VHDL设计5.1.5计时器中计数器的VHDL设计任务5.2秒脉冲产生电路的VHDL设计5.2.1固定分频器的VHDL设计5.2.2可预置分频器的VHDL设计5.2.3占空比为50%的分频器VHDL设计5.2.4秒脉冲产生电路的VHDL设计任务5.3动态扫描显示电路的设计5.3.1块结构BLOCK语句5.3.2位码信号产生电路的VHDL设计5.3.3显示数据选择器的VHDL设计5.3.4动态扫描显示电路的FPGA设计5.3.5动态扫描显示电路的硬件设计任务5.4计时器电路的设计5.4.1元件例化语句5.4.2计时器电路的结构描述设计5.4.3计时器电路的硬件电路与实现项目6交通灯控制器电路设计任务6.1有限状态机的VHDL设计6.1.1有限状态机的基本结构6.1.2有限状态机的VHDL进程结构6.1.3用户自定义数据类型定义语句6.1.4串行数据检测器有限状态机的VHDL设计任务6.2有限状态机的图形化设计6.2.1有限状态机的图形化设计步骤6.2.2串行数据检测器有限状态机的图形化设计任务6.3交通灯控制器的VHDL设计6.3.1交通灯控制器的状态转换图6.3.2倒计时电路的设计6.3.3倒计时显示电路的设计6.3.4交通灯控制器主控电路的设计6.3.5交通灯控制器的FPGA设计附录全加器的MAX plusⅡ平台设计开发参考文献显示全部信息
作者介绍
序言
-
【封面】
相关推荐
— 没有更多了 —
以下为对购买帮助不大的评价