嵌入式RAM的优化设计及前后端关键技术研究

图书标准信息

• 作者 周清军 著
• 出版社 西北工业大学出版社
• 出版时间 2016-07
• 版次 1
• ISBN 9787561249468
• 定价 40.00元
• 装帧 平装
• 开本 16开
• 纸张 胶版纸
• 页数 159页
• 字数 248千字
• 正文语种 简体中文
• 丛书 西安培华学院学术文库

【内容简介】

　　《嵌入式RAM的优化设计及前后端关键技术研究》以实际项目为基础，结合作者对数字集成电路的理解并吸取嵌入式RAM的*新研究成果，给出大量的实例，主要针对嵌入式RAM的前端优化设计及后端关键技术进行分析讲解。主要内容是嵌入式RAM的高成品率优化设计、低功耗优化设计及芯片工艺封装技术，书中使用的优化方法应用于项目开发中，已成功流片，并通过了测试。《嵌入式RAM的优化设计及前后端关键技术研究》编写深入浅出，具有较强的实用性，关于工艺、封装等部分的编写较为基础，部分优化设计方法具有一定指导意义和参考价值。
　　《嵌入式RAM的优化设计及前后端关键技术研究》可供数字IC设计人员参考使用，也可作为高等院校微电子相关专业本科生或研究生的实践教材。

【目录】

第一章 绪论
1．1 集成电路产业的特点
1．2 发达国家和地区集成电路发展的几种模式
1．3 中国集成电路的发展
1．4 SOC的重要性
1．5 嵌入式SRAM在SOC设计中的地位和作用
1．6 SOC设计的关键技术

第二章 芯片测试技术
2．1 测试的概念及意义
2．2 芯片故障及其模型
2．3 芯片的失效分析
2．4 可测性设计技术
2．5 SOC芯片对测试的要求
2．6 验证测试面临的挑战
2．7 本章小结

第三章 嵌入式RAM的前端高成品率优化设计
3．1 存储器成品率的重要性
3．2 RAM的故障模型
3．3 嵌入式存储器测试算法分析
3．4 MARCH算法综述
3．5 SRAM的高成品率优化方法
3．6 本章小结

第四章 嵌入式RAM的前端低功耗优化设计
4．1 低功耗技术
4．2 动态功耗估计方法
4．3 静态功耗估计方法
4．4 SRAM的低功耗优化设计
4．5 本章小结

第五章 优化的RAM在SOC中的应用
5．1 SOC总体构架
5．2 验证方法
5．3 Onespin模型验证
5．4 ModelSim仿真验证
5．5 软硬件协同验证
5．6 Pad控制逻辑设计
5．7 综合处理与后端流程
5．8 本章小结

第六章 sOC芯片的可测性设计
6．1 SOC测试面临的挑战
6．2 SOC芯片测试结构
6．3 SOC测试访问机制
6．4 SOC可测性设计实例
6．5 本章小结

第七章 嵌入式RAM的测试技术
7．1 嵌入式RAM的可测性设计技术
7．2 测试向量生成
7．3 SRAM的测试结果及分析
7．4 本章小结

第八章 半导体后端工艺技术
8．1 晶圆的制备
8．2 高温工艺及掺杂技术
8．3 薄膜生长技术
8．4 光刻和刻蚀工艺
8．5 金属化
8．6 双极型和CMOS集成电路工艺集成

第九章 芯片后端封装技术
9．1 微电子封装的类型
9．2 封装结构与材料
9．3 封装的基本流程
9．4 混合集成电路封装技术

参考文献