Verilog HDL实用教程
正版保障 假一赔十 电子发票
￥ 41.39 6.0折 ￥ 69 全新
库存13件
湖北武汉
认证卖家担保交易快速发货售后保障
作者王金明, 徐程骥编著
出版社电子工业出版社
ISBN9787121448676
出版时间2023-01
装帧平装
开本其他
定价69元
货号4312540
上书时间2024-12-24
商品详情
- 品相描述：全新
- 商品描述
-
作者简介
王金明，大学副教授、硕士生导师。获国家发明专利授权2项，获软件著作授权1项；发表论文80余篇，其中SCI、EI收录30余篇；主编教材多部，并入选"十一五”重量规划教材和"十二五”重量规划教材；2013年获军队院校育才奖银奖；2014年由国家留学基金委资助，在美国威斯康星大学麦迪逊分校访问研究1年；指导本科生参加全国大学生电子设计竞赛，共获得全国一等奖8项。
目录
本书主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、面向综合的设计、有限状态机设计、Verilog HDL设计实例等, 重点聚焦Verilog HDL综合和仿真, 对语言、语法规则用案例进行阐释, 用综合工具和仿真工具进行验证, 利于读者加深理解。
内容摘要
本书系统讲解Verilog HDL语言规则、语法体系，以Verilog-2001和Verilog-2005两种语言标准为依据，精讲语言，全面梳理，知识点系统全面。本书立足语言本身，按照语言体系编排内容，涵盖所有常用语法规则，补充Verilog-2005中新的语言点，既适合作为推荐语法资料查询，也适合有一定设计基础的读者学习。主要内容包括Verilog HDL入门、数据类型、表达式、门级和开关级建模、数据流建模、行为级建模、层次结构、任务与函数、Test Bench测试与时序检查、面向综合的设计、有限状态机设计、Verilog HDL设计实例等，重点聚焦Verilog HDL综合和仿真，对语言、语法规则用案例进行阐释，用综合工具和仿真工具进行验证，利于读者加深理解。
相关推荐
— 没有更多了 —
以下为对购买帮助不大的评价