基于Quartus Prime的数字系统Verilog HDL设计实例详解
正版保障 假一赔十 电子发票
￥ 59.36 6.0折 ￥ 99 全新
库存67件
湖北武汉
认证卖家担保交易快速发货售后保障
作者徐宏伟, 周润景, 彭雪梅编著
出版社电子工业出版社
ISBN9787121489082
出版时间2024-09
装帧平装
开本其他
定价99元
货号4704872
上书时间2024-12-17
商品详情
- 品相描述：全新
- 商品描述
-
目录
本书以Altera公司全新推出的QuartusPrime18.1为设计平台, 结合大量的实例来介绍基于VerilogHDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用QuartusPrime18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富, 既有简单的数字逻辑电路实例、数字系统设计实例, 也有复杂的数字控制系统设计实例。
内容摘要
本书以Altera公司全新推出的Quartus Prime 18.1为设计平台，结合大量的实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用Quartus Prime 18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富，既有简单的数字逻辑电路实例、数字系统设计实例，也有复杂的数字控制系统设计实例。
— 没有更多了 —
以下为对购买帮助不大的评价