CMOS芯片结构与制造技术

图书标准信息

• 作者 潘桂忠
• 出版社 电子工业出版社
• 出版时间 2021-12
• 版次 1
• ISBN 9787121425004
• 定价 158.00元
• 装帧 其他
• 开本 16开
• 页数 384页
• 字数 632千字

【内容简介】

本书从CMOS芯片结构技术出发，系统地介绍了微米?p亚微米?p深亚微米及纳米CMOS制造技术，内容包括单阱 CMOS?p双阱CMOS?pLV/HV 兼容 CMOS?pBiCMOS?pLV/HV兼容BiCMOS，以及LV/HV兼容BCD制造技术。全书各章都采用由CMOS芯片主要元器件?p制造技术及主要参数所组成的综合表，从芯片结构出发，利用计算机和它所提供的软件，描绘出芯片制造的各工序剖面结构，从而得到制程剖面结构。书中给出了100种典型CMOS芯片结构，介绍了各种典型制造技术，并描绘出50种制程剖面结构。深入地了解芯片制程剖面结构，对于电路设计?p芯片制造?p良率提升?p产品质量提高及电路失效分析等都是十分重要的。本书技术含量高，非常实用，可作为芯片设计?p制造?p测试及可靠性等方面工程技术人员的重要参考资料，也可作为微电子专业高年级本科生的重要参考书，还可供信息领域其他专业的学生和相关科研人员?p工程技术人员参考。

【作者简介】

潘桂忠，男，工作期间主要从事集成电路设计，工艺技术，芯片结构，电路研制以及生产等领域工作，退休后受聘于各单位(北电或新茂半导体公司，清华大学微电子所，华大ＩＣ设计中心在沪分公司，复华公司以及上海五官科医院等)任高级技术顾问。曾在国内不同刊物上发表论文50余篇，曾编著《MOS集成电路结构与制造技术》《MOS集成电路工艺与制造技术》等书。

【目录】

第1章  LSI/VLSI制造基本技术1

1.1  基础工艺技术1

1.1.1  基础工艺技术1

1.1.2  工艺制程3

1.1.3  工艺一体化4

1.2  器件隔离技术4

1.2.1  LOCOS隔离4

1.2.2  浅槽隔离6

1.2.3  PN结隔离7

1.3  衬底与阱技术8

1.3.1  CMOS工艺与阱的形成8

1.3.2  可靠性与阱技术10

1.3.3  外延与SOI衬底10

1.4  栅与源?p漏结的形成技术11

1.4.1  栅工艺11

1.4.2  源?p漏结构的形成12

1.4.3  漏极技术13

1.5  接触的形成与多层布线技术13

1.5.1  接触的形成14

1.5.2  金属化系统14

1.5.3  多层布线工艺与平坦化技术14

1.6  BiCMOS技术15

1.7  LV/HV兼容技术16

1.7.1  LV/HV兼容CMOS16

1.7.2  LV/HV兼容BiCMOS17

1.7.3  LV/HV兼容BCD18

1.8  MOS集成电路工艺设计19

1.8.1  硅衬底参数设计20

1.8.2  栅介质材料20

1.8.3  栅电极材料21

1.8.4  阈值电压设计21

1.8.5  工艺参数设计22

1.9  MOS集成电路设计与制造技术关系24

1.9.1  芯片结构及其参数25

1.9.2  芯片结构技术25

1.9.3  芯片制造26

第2章  单阱CMOS芯片与制程剖面结构28

2.1  P-Well CMOS（A）28

2.1.1  芯片平面/剖面结构29

2.1.2  工艺技术32

2.1.3  工艺制程32

2.2  P-Well CMOS（B）34

2.2.1  芯片剖面结构34

2.2.2  工艺技术35

2.2.3  工艺制程38

2.3  P-Well CMOS（C）39

2.3.1  芯片剖面结构40

2.3.2  工艺技术40

2.3.3  工艺制程43

2.4  HV P-Well CMOS45

2.4.1  芯片剖面结构46

2.4.2  工艺技术46

2.4.3  工艺制程49

2.5  N-Well CMOS（A）51

2.5.1  芯片平面/剖面结构52

2.5.2  工艺技术55

2.5.3  工艺制程55

2.6  N-Well CMOS（B）57

2.6.1  芯片剖面结构57

2.6.2  工艺技术58

2.6.3  工艺制程61

2.7  N-Well CMOS（C）62

2.7.1  芯片剖面结构63

2.7.2  工艺技术63

2.7.3  工艺制程66

2.8  HV N-Well CMOS67

2.8.1  芯片剖面结构68

2.8.2  工艺技术69

2.8.3  工艺制程71

第3章  双阱CMOS芯片与制程剖面结构73

3.1  亚微米CMOS（A）74

3.1.1  芯片平面/剖面结构75

3.1.2  工艺技术79

3.1.3  工艺制程80

3.2  亚微米CMOS（B）81

3-2-1  芯片剖面结构82

3.2.2  工艺技术82

3.2.3  工艺制程85

3.3  亚微米CMOS（C）87

3.3.1  芯片剖面结构87

3.3.2  工艺技术88

3.3.3  工艺制程91

3.4  深亚微米CMOS（A）93

3.4.1  芯片剖面结构94

3.4.2  工艺技术94

3.4.3  工艺制程97

3.5  深亚微米CMOS（B）99

3.5.1  芯片剖面结构99

3.5.2  工艺技术100

3.5.3  工艺制程103

3.6  深亚微米CMOS（C）105

3.6.1  芯片剖面结构106

3.6.2  工艺技术106

3.6.3  工艺制程111

3.7  纳米CMOS（A）112

3.7.1  芯片剖面结构113

3.7.2  工艺技术114

3.7.3  工艺制程115

3.8  纳米CMOS（B）118

3.8.1  芯片剖面结构119

3.8.2  工艺技术120

3.8.3  工艺制程122

3.9  纳米CMOS（C）124

3.9.1  芯片剖面结构125

3.9.2  工艺技术125

3.9.3  工艺制程129

3.10  纳米CMOS（D）130

3.10.1  芯片剖面结构131

3.10.2  工艺技术132

3.10.3  工艺制程137

第4章  LV/HV兼容CMOS芯片与制程剖面结构139

4.1  LV/HV P-Well CMOS（A）140

4.1.1  芯片平面/剖面结构140

4.1.2  工艺技术141

4.1.3  工艺制程145

4.2  LV/HV P-Well CMOS（B）147

4.2.1  芯片剖面结构148

4.2.2  工艺技术148

4.2.3  工艺制程151

4.3  LV/HV P-Well CMOS（C）152

4.3.1  芯片剖面结构153

4.3.2  工艺技术154

4.3.3  工艺制程157

4.4  LV/HV N-Well CMOS（A）158

4.4.1  芯片剖面结构159

4.4.2  工艺技术160

4.4.3  工艺制程163

4.5  LV/HV N-Well CMOS（B）164

4.5.1  芯片剖面结构165

4.5.2  工艺技术166

4.5.3  工艺制程168

4.6  LV/HV N-Well CMOS（C）170

4.6.1  芯片剖面结构171

4.6.2  工艺技术171

4.6.3  工艺制程174

4.7  LV/HV Twin-Well CMOS（A）176

4.7.1  芯片剖面结构177

4.7.2  工艺技术177

4.7.3  工艺制程181

4.8  LV/HV Twin-Well CMOS（B）182

4.8.1  芯片剖面结构183

4.8.2  工艺技术184

4.8.3  工艺制程187

第5章  BiCMOS芯片与制程剖面结构189

5.1  P-Well BiCMOS[C]190

5.1.1  芯片平面/剖面结构191

5.1.2  工艺技术195

5.1.3  工艺制程196

5.2  P-Well BiCMOS[B]-（A）197

5.2.1  芯片剖面结构198

5.2.2  工艺技术199

5.2.3  工艺制程202

5.3  P-Well BiCMOS[B]-（B）203

5.3.1  芯片剖面结构204

5.3.2  工艺技术205

5.3.3  工艺制程208

5.4  N-Well BiCMOS[C]210

5.4.1  芯片剖面结构210

5.4.2  工艺技术211

5.4.3  工艺制程213

5.5  N-Well BiCMOS[B]-（A）215

5.5.1  芯片剖面结构216

5.5.2  工艺技术216

5.5.3  工艺制程220

5.6  N-Well BiCMOS[B]-（B）222

5.6.1  芯片剖面结构222

5.6.2  工艺技术223

5.6.3  工艺制程227

5.7  Twin-Well BiCMOS[B]-（A）229

5.7.1  芯片剖面结构230

5.7.2  工艺技术230

5.7.3  工艺制程234

5.8  Twin-Well BiCMOS[B]-（B）236

5.8.1  芯片剖面结构237

5.8.2  工艺技术237

5.8.3  工艺制程241

第6章  LV/HV兼容BiCMOS芯片与制程剖面结构244

6.1  LV/HV P-Well BiCMOS[C]244

6.1.1  芯片平面/剖面结构245

6.1.2  工艺技术245

6.1.3  工艺制程250

6.2  LV/HV P-Well BiCMOS[B]-（A）251

6.2.1  芯片剖面结构252

6.2.2  工艺技术252

6.2.3  工艺制程256

6.3  LV/HV P-Well BiCMOS[B]-（B）258

6.3.1  芯片剖面结构259

6.3.2  工艺技术259

6.3.3  工艺制程263

6.4  LV/HV N-Well BiCMOS[C]264

6.4.1  芯片剖面结构265

6.4.2  工艺技术266

6.4.3  工艺制程269

6.5  LV/HV N-Well BiCMOS[B]-（A）270

6.5.1  芯片剖面结构271

6.5.2  工艺技术272

6.5.3  工艺制程275

6.6  LV/HV N-Well BiCMOS[B]-（B）277

6.6.1  芯片剖面结构278

6.6.2  工艺技术278

6.6.3  工艺制程282

6.7  LV/HV Twin-Well BiCMOS[C]283

6.7.1  芯片剖面结构284

6.7.2  工艺技术285

6.7.3  工艺制程288

6.8  LV/HV Twin-Well BiCMOS[B]290

6.8.1  芯片剖面结构291

6.8.2  工艺技术291

6.8.3  工艺制程294

第7章  LV/HV兼容BCD芯片与制程剖面结构296

7.1  LV/HV P-Well BCD[C]297

7.1.1  芯片平面/剖面结构298

7.1.2  工艺技术298

7.1.3  工艺制程302

7.2  LV/HV P-Well BCD[B]-（A）304

7.2.1  芯片剖面结构305

7.2.2  工艺技术305

7.2.3  工艺制程309

7.3  LV/HV P-Well BCD[B]-（B）310

7.3.1  芯片剖面结构311

7.3.2  工艺技术311

7.3.3  工艺制程315

7.4  LV/HV N-Well BCD[C]317

7.4.1  芯片剖面结构318

7.4.2  工艺技术318

7.4.3  工艺制程321

7.5  LV/HV N-Well BCD[B]-（A）323

7.5.1  芯片剖面结构323

7.5.2  工艺技术324

7.5.3  工艺制程327

7.6  LV/HV N-Well BCD[B]-（B）329

7.6.1  芯片剖面结构330

7.6.2  工艺技术331

7.6.3  工艺制程334

7.7  LV/HV N-Well BCD[B]-（C）336

7.7.1  芯片剖面结构337

7.7.2  工艺技术337

7.7.3  工艺制程341

7.8  LV/HV Twin-Well BCD[C]342

7.8.1  芯片剖面结构343

7.8.2  工艺技术344

7.8.3  工艺制程347

7.9  LV/HV Twin-Well BCD[B]-（A）348

7.9.1  芯片剖面结构349

7.9.2  工艺技术350

7.9.3  工艺制程353

7.10  LV/HV Twin-Well BCD[B]-（B）355

7.10.1  芯片剖面结构356

7.10.2  工艺技术356

7.10.3  工艺制程360

附录A  术语缩写对照363

附录B  简要说明367

参考文献369