数字设计——Verilog HDL、VHDL和SystemVerilog实现（第六版）

图书标准信息

• 作者 [美]M. Morris Mano（M. 莫里斯 · 马诺）；Michael D. Ciletti(迈克尔 · D. 奇莱蒂
• 出版社 电子工业出版社
• 出版时间 2022-07
• 版次 1
• ISBN 9787121439070
• 定价 119.00元
• 装帧 其他
• 开本 其他
• 纸张 胶版纸
• 页数 524页
• 字数 922千字

【内容简介】

本书是一本系统介绍数字电路设计的优秀教材，旨在教会读者关于数字设计的基本概念和基本方法。全书共分10章，内容涉及数字逻辑的基本理论，组合逻辑电路、时序逻辑电路、寄存器和计数器、存储器与可编程逻辑器件，寄存器传输级设计、半导体和CMOS集成电路、标准IC和FPGA实验、标准图形符号、Verilog HDL、VHDL、SystemVerilog与数字系统设计等。全书结构严谨，选材新颖，内容深入浅出，紧密联系实际，教辅资料齐全。

【作者简介】

M. Morris Mano，美国加利福尼亚州立大学电子和计算机工程系的教授，出版过多部有关数字逻辑、计算机设计基础的教材；Michael D. Ciletti，美国科罗拉多大学教授。

尹廷辉，毕业于解放军通信工程学院信息与信号处理专业；毕业后留校任教，先后任助教、讲师，2005年任副教授，主要从事电子技术方面的课程教学和科研，获得军队教学成果一等奖1项，出版著作（译著）7部。

【目录】

目    录

第1章  数字系统与二进制数1

1.1  数字系统1

1.2  二进制数3

1.3  数制的转换5

1.4  八进制数和十六进制数7

1.5  补码8

1.6  带符号二进制数12

1.7  二进制码15

1.8  二进制存储与寄存器22

1.9  二进制逻辑24

习题27

参考文献29

网络搜索主题29

第2章  布尔代数和逻辑门30

2.1  引言30

2.2  基本定义30

2.3  布尔代数的公理31

2.4  布尔代数的基本定理和性质34

2.5  布尔函数36

2.6  规范式与标准式40

2.7  其他逻辑运算47

2.8  数字逻辑门48

2.9  集成电路53

习题55

参考文献59

网络搜索主题59

第3章  门电路化简60

3.1  引言60

3.2  图形法化简60

3.3  四变量卡诺图64

3.4  和之积式的化简68

3.5  无关条件70

3.6  与非门和或非门实现72

3.7  其他二级门电路实现78

3.8  异或函数82

3.9  硬件描述语言(HDL)86

3.10  HDL中的真值表99

习题101

参考文献105

网络搜索主题106

第4章  组合逻辑107

4.1  引言107

4.2  组合电路107

4.3  组合电路分析108

4.4  设计步骤111

4.5  二进制加减器114

4.6  十进制加法器121

4.7  二进制乘法器123

4.8  数值比较器125

4.9  译码器126

4.10 编码器130

4.11 数据选择器132

4.12 组合电路的HDL模型137

4.13 行为建模156

4.14 编写一个简单的测试平台162

4.15 逻辑仿真167

习题172

参考文献178

网络搜索主题179

第5章  同步时序逻辑180

5.1  引言180

5.2  时序电路180

5.3  存储元件：锁存器182

5.4  存储元件：触发器185

5.5  钟控时序电路分析191

5.6  时序电路的可综合HDL模型200

5.7  状态化简与分配219

5.8  设计过程222

习题228

参考文献236

网络搜索主题237

第6章  寄存器和计数器238

6.1  寄存器238

6.2  移位寄存器240

6.3  行波计数器247

6.4  同步计数器250

6.5  其他计数器255

6.6  寄存器和计数器的HDL描述259

习题268

参考文献274

网络搜索主题275

第7章  存储器和可编程逻辑器件276

7.1  引言276

7.2  随机存取存储器277

7.3  存储器译码282

7.4  检纠错286

7.5  只读存储器288

7.6  可编程逻辑阵列293

7.7  可编程阵列逻辑295

7.8  时序可编程器件298

习题311

参考文献313

网络搜索主题314

第8章  寄存器传输级设计315

8.1  引言315

8.2  寄存器传输级(RTL)定义315

8.3  RTL描述317

8.4  算法状态机(ASM)329

8.5  设计举例(ASMD流程图)335

8.6  设计举例的HDL描述343

8.7  时序二进制乘法器357

8.8  控制逻辑361

8.9  二进制乘法器的HDL描述366

8.10 用数据选择器进行设计377

8.11 无竞争设计(软竞争条件)391

8.12 无锁存设计(为什么浪费硅片面积？)393

8.13 SystemVerilog语言简介394

习题399

参考文献409

网络搜索主题410

第9章  用标准IC和FPGA进行实验411

9.1  实验介绍411

9.2  实验1：二进制数和十进制数414

9.3  实验2：数字逻辑门416

9.4  实验3：布尔函数化简418

9.5  实验4：组合电路419

9.6  实验5：代码转换421

9.7  实验6：使用数据选择器进行设计422

9.8  实验7：加法器和减法器423

9.9  实验8：触发器424

9.10 实验9：时序电路426

9.11 实验10：计数器427

9.12 实验11：移位寄存器429

9.13 实验12：串行加法431

9.14 实验13：存储单元432

9.15 实验14：灯式手球434

9.16 实验15：时钟脉冲发生器436

9.17 实验16：并行加法器和累加器438

9.18 实验17：二进制乘法器440

9.19  HDL仿真实验和使用FPGA的快速原型验证443

第10章  标准图形符号447

10.1  矩形符号447

10.2  限定符号449

10.3  相关符号450

10.4  组合部件符号451

10.5  触发器符号453

10.6  寄存器符号454

10.7  计数器符号456

10.8  RAM符号457

习题458

参考文献459

网络搜索主题459

附录A  半导体和CMOS集成电路460

部分习题解答470